数字电路的时钟制作.docx
《数字电路的时钟制作.docx》由会员分享,可在线阅读,更多相关《数字电路的时钟制作.docx(19页珍藏版)》请在优知文库上搜索。
1、一实验目的1二实验任务及要求-1三实验设计11 .设计原理及思路12.单元电路设计一一-2(1)振荡电路2(2)计数电路-4(3)译码及显示电路7(4)校时电路9(5)电源适配器电路-9四电路原理图、PCB图10五元器件清单12六电路制板及焊接-13七实物调试14八实验自我评估及体会15九小组成员分工安排一15一实验目的1 .在了解数字钟的原理的前提下,运用刚刚学过的数电知识设计并制作数字钟,而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。2 .由于数字电子钟包括组合逻辑电路和时序电路,通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法,从
2、而实现理论与实践相结合,并学会使用protel软件画原理图和制PCB版,增强实验设计能力和动手操作能力。3 .通过本次试验是同学们对电子线路知识的整合和电子线路设计能力的训练,并为后继课程的学习和毕业设计打下一定的根底。二实验任务及要求1实验任务设计一种简易数字钟,该数字钟具有根本功能,包括准确计时,以数字形式显示时、分,以二极管显示秒的时间和校时功能。2实验要求(1)时的计时要求为24进制,分和秒的计时要求为60进制。(2)准确计时,以数字形式显示时,分时间,用两个二极管显秒的时间。(3) .校正时间。三实验设计1设计原理及思路根据设计要求首先建立了一个简易数字钟电路系统的组成框图,框图如图
3、1所示。图1数字钟系统框图电路的工作原理:振荡器产生的标准秒脉冲信号作为数字钟的振源。秒计数器计满60后向分计数器个位进位,分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大局部组成。下面将对各局部电路进行设计:2单元电路设计(1)振荡电路数字电路中的时钟是由振荡器产生的,振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度,一般来说,振荡器的频率越高,计时精度越高。方案一:石英晶振因为想到要使产生的脉冲较稳定
4、,我们首先想到了使用石英晶振电路,即采用37267Hz晶体震荡器,电路图如图2:图2石英晶振工作原理:由晶体振荡器产生37268Hz的IKHz的脉冲经集成块CD4060分频后变为IOHz脉冲,再经74LS160计数器分频得到了所需要的IHZ稳定脉冲。方案二:555定时器振荡电路由555构成的自激多谐振荡器直接产生IHZ时钟脉冲频率。VCC图3555定时器注:电路中R2为一可调电阻,我们可以通过调节R2的阻值获得所需的IH的秒脉冲,而需要采用分频电路。方案选择:刚开始的时候大家心都很高,希望设计更好,虽然使用石英晶振产生频率稳定,但是电路图很复杂,而且37268晶体振荡器中阻值要求IoMHZ以上
5、,还需要分频电路。而555定时器是我们刚学的,对它的用法也很熟悉,并且可以由555构成自激多谐振荡器通过调节电阻直接产生IHz的秒脉冲。经过小组讨论,最终选用555,舍弃了之前的晶振方案。(2)计数电路数字钟的计数电路是用两个六十进制计数电路和一个二十四进制计数电路实现的。数字钟的计数电路的设计可以用反应清零法。当计数器正常计数时,反应门不起作用,只有当进位脉冲到来时,反应信号将计数电路清零,实现相应模的循环计数。以六十进制为例,当计数器从00,01,02,,59计数时,反应门不起作用,只有当第60个秒脉冲到来时,反应信号随即将计数电路清零,实现模为60的循环计数。下面将分别介绍60进制计数器
6、和24进制计数器。在计数局部我们同样采用了两种方案,分别是使用74160和74390.以下是对两种芯片连接成60进制计数器和24进制计数器的介绍。方案一:采用74LS160分别连成60进制计数器和24进制计数器GND图4 60进制计数器MRVDDPECET TCCEP CLK-5图524进制计数器方案二:采用74LS390计数器对74LS390的了解我们是通过网上的资料获得的。首先我们对74LS390的功能及使用进行介绍:74LS390是二一五一十进制计数器,它有两个时钟输入端CPA和CPBo该芯片内有两个十进制计数器。VeC是清零端(高电平有效),A,B是脉冲,QA,QB,QC,QD为四个输
7、出。如果用CPA触发,只有QO有输出,假设用CPB触发,那么Q1,Q2,Q3三输出端有输出(此时计数周期为5),即74390可以实现2进制,5进制计数。如果讲QO直接与CPB相连,以CPA做CP脉冲,那么可以实现8421十进制计数。如下是74LS390的管脚排列图及芯片图:Vcc鼠2QAX2QC2QD-1 2 3 4 5 6 7 8 Cccccccc AR AB BCOD 1Q1OQQN C 1 1 1 1 GU4BSN74390N74LS390的功能表如下:9HHLL表2H=高电平L=低电平注1:对于BCD(十进)计数,输出QA连到输入B计数。注2:对于5-2进制计数,输出QD连到输入A计数
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 时钟 制作