EDA技术（机械）实验报告--序列计数器.docx

《EDA技术（机械）实验报告--序列计数器.docx》由会员分享，可在线阅读，更多相关《EDA技术（机械）实验报告--序列计数器.docx（6页珍藏版）》请在优知文库上搜索。

1、实验报告（计算机类）学生姓名学号成绩学生所在学院年级/专业/班课程名称EDA技术（机械）课程代码实验项目名称序列计数器项目代码指导教师项目学分开课学院及实验室:实验时间：年月曰一、实验目的1 .了解VHDL语言编程方法，学会熟练运用quartus软件2 .了解如何使用VHDL设计序列计数器二、内容与设计思想1 .序列计数器是经常出现在通信协议编码器电路中的器件，其基本功能是对一个8bit宽的二进制中出现的连续为O的个数进行统计2 .在单个时钟脉冲时间内，完成对一个8bit宽的二进制中出现的连续为O的个数进行统计,且要求只能有一串连O出现，即8bit中O是相邻的。此时认为输出有效，并且输出连O的

2、个数；否则认为无效，并且连O计数器清零，同时输出错误指示信号。这里规定全1的序列为有效序列，其连O个数为O个。三、使用环境WinXP或Win7QUartUSii编程环境四、核心代码及调试过程序列计数器ZerOl模块Iibraryieee;useieee.std_Iogic_1164.aII;useieee.std_Iogic_unsigned.all;entityzero1isport（d:instd_Iogic_vector（7downto0）;cIk,cIr:instd_logic;ge:outstd_Iogic_vector(3downtoO);aIm:outstd_logic)；end

3、zero1;architectureze_arcofzero1isbeginprocess(cIk,cIr)variabIes:std_Iogic_vector(6downtoO);variabIesd,ss:std_Iogic_vector(3downtoO);beginifcIr=Othenalm1thenaIm=11;ge=0000;eIsegeq=,qqqqqqqqq=1101111endcase;endprocess;enddisp_arc;isp1d3.O)q(6.0T_11st序列计数器总体框图;五、总结六、附录（仿真结果）;K，0电a?”矽。匕XuieMoqiWSimImUmi!Uor1吕&UclWMi吕口FlwSwary逊国FlwSettingse_iSiiralonSinulion备SBOTU”W)nssVlns|Pointer2.0nsInietvdtISbSmaakMTod*15OraSM:I您SimulationRepot