基于流水线技术构成模型计算机的实验.docx
《基于流水线技术构成模型计算机的实验.docx》由会员分享,可在线阅读,更多相关《基于流水线技术构成模型计算机的实验.docx(10页珍藏版)》请在优知文库上搜索。
1、组成原理课程设计报告题目基卜流水线技术构成模型计算机的实验学生姓名学号专业班级指导老师设计日期指导老师评阅意见:评阅成绩:签名:目录一.课程设计的目的2二.课程设计的内容21、RSlC处理器设计的一般原那么22、本实验中RISC处理器指令系统的定义23、基于RSlC处理器的流水方案设计原理3三、大规模集成电路CPLD器件内部设计6四、课程设计的连线6五、课程设计的步骤7六、性能评价7七、附录(10页T6页)或参考资料8八、课程设计总结(心得)8一、课程设计的目的1、在掌握RSlC处理器构成的模型机实验根底上,进一步将其构成一台具有流水功能的模型机。2,RSIC处理器的五条根本指令为例,并编写相
2、应的微程序,掌握流水概念。二、课程设计的内容1、RSIC处理器设计的一般原那么:A.确定指令系统时,只选用使用频率很高的那些指令,在此根底上增加少量能有效支持操作系统和高级语言实现及其它功能的最有用指令。B.大大减少系统采用的寻址方式种类,一般不超过两种,简化指令格式,使之限制在12种之内,并让全部指令都具有相同的长度。C.所有指令都在一个机器周期内完成。D.扩大通用通用存放器个数,尽可能减少访存操作,所有指令中只有存(STORE)、取(LOAD)指令才可访问,其它指令的操作一律都在存放器间进行。E.为了提高执行速度,大局部指令都采用硬联控制实现,少量采用微程序实现。2,本实验中RlSC处理器
3、指令系统的定义A.选用使用频率比较高的五条根本指令:MOV、ADDSTORE,LOAD、JMPB.寻址方式采用存放器寻址及直接寻址两种方式。C.指令格式采用单字节及双字节两种格式:4 3 21 0B.RS 或 Rd存放器00RO1Rl0R2773、指令锁存及译码水方案 通路图M 廿 JP Jl AX_IALrB指令分析控制里 T7Liy.尸 JMP三条指令为双 A为存或取数的直接地址;在分析结 果锁存 及译码S3木实 饕牛噌 啾作效形方一S分析冰,劣 KZIZ 二码产4S执行S。也丽M期结氟丁域暹尹J、冶将指令解I时间工体翅宿号,而滔令的机行。LDDR是J DRl三的LD血2 |*1S受取指、
4、译码、操作数形成AI.OAD蹊存指Ro-B刀 Vl HH I ITTJ 丁 力,我采用了 PC专用:245RI_BR2_BLOADD结果指令执行控制件, 译码、 数,在r,一,就会译码出执行部 5一条指令的分析。以上 执行指4其它周期两个部件都E勺, ldaci PC专用通路是为WR访存指令预取操作数地址而用,暂存器是有来暂存操作数地址,设计两级暂存可以防止连续两条访存指令带来的冲突。如果是一级暂存,在分析第一条访存指令时,在T3时刻将操作数地址存入暂存。在下一周期里执行该访存指令,同时分析第二条访存指令,第一条访存指令的操作数地址要在T4时刻才用到,但是T3时刻已经被分析的第二条访存指令的操
5、作数地址复盖,这样就起了冲突。两级暂存可解决这问题。“指令执行部件采用实验线路板上的“低8位运算器模块和存放器堆模块两个单元。下面介绍一下流水方案的逻辑实现。将一个机器周期分成四个节拍,分别为T1、T2、T3,T4o首先在Tl时刻的上沿,程序计数器PC将操作码地址打入地址存放器ARPC-AR);然后在T2时刻的上沿,PC+1并且将指令的操作码打入指令存放器;如果是单字节指令,如MoV、ADD指令,到此已经完成了指令的预取及分析,如果是双字节指令,如STORE、LOAD指令(JMP指令除外),在T3时刻的上沿选中PC专用通路,将操作数地址打入暂存1中保存,JMP指令那么将转移地址直接打入PC中;
6、在T4时刻的上沿,PC+1(JMP指令那么不加1)并且将暂存1的数据打入暂存2中保存;在T4的下沿将控制信号锁存。这时双字节指令的预取及分析也完成。在下一个机器周期的T4时刻完成指令的执行。“指令分析部件同时预取分析下一条指令。C,本实验的指令系统如下:MOVnnnnn1JMPOOlOTCAnSTOREDaLp!5LUJ土,Jl地址(三)00010203405060711口AOlOORsA3 0LOAE8000MOV03MOV10ADDI4 0STOR8220JMPb记符说明)80,RO80R0RO,DRlR0-DRlR0,DR2R0-DR20)R1,DR2,RODR1+DR2-R0ERO,8
7、2RO-8200O()H-PC08001本实验除“指令指令执行部件为实验线路板上的“低8位运算器模块和“存放器堆模块两个单元电路构成外,其余全部由一片CPLD(1032E)芯片设计,输入设备、输出设备、RAM及时序仍由实验板提供。在木实验设计中,00H-7FH为存储器地址,80H为输入单元端口地址,82H为输出单元端口地址。三、大规模集成电路CPLD器件内部设计详细设计文件见随机软件四、课程设计的连线拔掉Jl,J3,J4,J6,J9,J13,J14,J15,J18,J20-J22,J24短路块83连Jl(alub中间)9连J3(LDDR1)10连J4(LDDR2)26连J13(LDRO)29连
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 流水线 技术 构成 模型 计算机 实验