第1章集成电路设计导论.ppt
《第1章集成电路设计导论.ppt》由会员分享,可在线阅读,更多相关《第1章集成电路设计导论.ppt(15页珍藏版)》请在优知文库上搜索。
1、1第1章 集成电路设计导论1、微电子(集成电路)技术概述2、集成电路设计步骤及方法2“自底向上”(Bottom-up)“自底向上”的设计路线,即自工艺开始,先进行单元设计,在精心设计好各单元后逐步向上进行功能块、子系统设计直至最终完成整个系统设计。在模拟IC和较简单的数字IC设计中,大多仍采用“自底向上”的设计方法。“自顶向下”(Top-down)其设计步骤与“自底向上”步骤相反。设计者首先进行行为设计;其次进行结构设计;接着把各子单元转换成逻辑图或电路图;最后将电路图转换成版图。3VLSI数字IC的设计流图 模拟IC的设计流图 4 全定制方法(Full-Custom Design Appro
2、ach)半定制方法(Semi-Custom Design Approach)5 全定制IC:硅片没有经过加工,其各掩模层都要按特定电路的要求进行专门设计 适用于要求得到最高速度、最低功耗和最省面积的芯片设计 版图设计时采用人工设计,对每个器件进行优化,芯片性能获得最佳,芯片尺寸最小 设计周期长,设计成本高,适用于性能要求极高或批量很大的产品,模拟电路全定制方法6半定制方法 半定制的设计方法分为:门阵列(GA:Gate Array)法;门海(GS:Sea of Gates)法;标准单元(SC:Standard Cell)法;积木块(BB:Building Block Layout);可编程逻辑器
3、件(PLD:Programmable Logic Device)设计法。7门阵列是指在一个芯片上把形状和尺寸完全相同的单元排列成阵列,每个单元内部含有若干器件,单元之间留有高度固定的布线通道。门海设计技术是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片(除I/O区外),基本单元之间无氧化隔离区,布线通道不确定,宏单元连线在无用器件区上进行。门阵列法和门海8 门阵列法设计流程图门阵列法设计流程图 9门阵列方法的设计特点:门阵列方法的设计特点:设计周期短,设计成本低,适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。不足:设计灵活性较低;门利用率低;芯片面积浪费。门海方法的设计
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路设计 导论