工艺流程实验.docx
《工艺流程实验.docx》由会员分享,可在线阅读,更多相关《工艺流程实验.docx(6页珍藏版)》请在优知文库上搜索。
1、工艺流程实验ISETCAD环境的熟悉熟悉一.GENESISeISETCAD模拟工具的用户主界面1)包含GENESISe平台下如何浏览、打开、储存、增加、删J除、更换项目;增加实验;增加实验参数;改变性能;增加工具流程等;2)懂得基本的项目所需要使用的工具,每个工具的具体功能及相互之间的关系。二.工艺流程模拟工具LlGMENT/DIOS,器件边界及网格加密工具MDRAW1)掌握基本工艺流程,能在LlGMENT平台下完成一个完整工艺的模拟;2)掌握在MDRAW平台下进行器件的边界、掺杂、网格的编辑。.器件仿真工具DESSIS,曲线检测工具INSPECT与TECPLoT。1)懂得DESSIS文件的基
2、本结构,比如:文件模块、电路模块、物理模块、数学模块、解算模块;2)应用INSPECT提取器件的参数,比如:MOSFET的阈值电压(Vt)、击穿电压BV、饱与电流ISat等;3)应用TECPLoT观察器件的具体信息,比如:杂质浓度、电场、晶格温度、电子密度、迁移率分布等。课程设计题目设计一PN结实验1)运用MDRAW工具设计一个PN结的边界(如图所示)及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;3)应用TECPLOT工具查看PN结的杂质浓度,电场分布,电子电流密度,空穴电流密度分布。所需条件:TVa=3107,/Vd=310,8设计二NMOS管阈值电压Vt特性实验1)运用MDRAW
3、工具设计一个栅长为0.18%的NMOS管的边界及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;3)应用INSPECT工具得出器件的Vt特性曲线;设计三PMOS管Id-Vg特性实验1)运用MDRAW工具设计一个栅长为0.18/的PMOS管的边界及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;3)应用INSPECT工具得出器件的Id-Vg特性曲线,提取阈值电压值。注:尝试改变栅长,如:0.144772,0.10zw,等,再次重复以上步骤。设计四NMOS管Id-Vd特性实验1)运用MDRAW工具设计一个栅长为0.18M的NMoS管的边界及掺杂;2)在MDRAW下对器件必要的位置进行网
4、格加密;3)应用INSPECT工具得出器件的Id-Vd特性曲线。设计五NMOS管衬底电流特性实验1)运用MDRAW工具设计一个栅长为0.18/m?的NMOS管的边界及掺杂;2)在MDRAW下对器件必要的位置进行网格加密;4)应用INSPECT工具得出器件的Id-Vd特性曲线,观察在DD与HD方法下不一致的结果。注:考虑在DESSIS中用扩散-漂移(DD:drift-diffusion:)的方法与流体力学(HD:hydrodynamics)的方法分别进行模拟,且考虑到电子要能达到衬底则设电子复合速度在衬底处为0Electrode.Name=oSubstrate,Voltage=O.OeRecVe
5、locity=0设计六SOI的阈值电压Vt特性实验1)MDRAW工具设计一个Sol的边界及掺杂(绝缘层厚度为50纳米,有效沟道长度为0.48m);2)在DIoS下对器件的工艺参数值进行规定,在MDRAW中对网格进行再加密;3)应用INSPECT工具得出器件的Id-Vg特性曲线,并提取Vt与gm(跨导)。设计七SOI的Id-Vd特性实验1)MDRAW工具设计一个SOl的边界及掺杂(绝缘层厚度为50纳米,有效沟道长度为0.48jn);2)应用INSPEeT工具得出器件的Id-Vd特性曲线。注:考虑在DESSIS中用扩散-漂移(DD)的方法与流体力学(HD)的方法分别进行模拟,得到的结果有什么不一致
6、。设计八双极型晶体管匕“实验(匕须即基极开路,集电极-发射极击穿电压)1) MDRAW工具设计一个双极型晶体管(平面工艺);2)在MDRAW下对器件必要的位置进行网格加密;3)应用INSPECT工具得出器件基极开路时的IC-VC特性曲线。注:观察得到的Ic-VC特性曲线,出现了负阻特性!设计九生长结工艺的双极型晶体管试验1)参看设计八的要求,要紧根据图示在MDRAW中画出边界,并进行均匀掺杂,其中E、B、C三个区域都是在Si上掺杂;2)画出V(X),E(X),估计耗尽层宽度;3)设/c=YV,vbe=03Y,画出V(X),E(X),p(x),n(x),及电流密度l8,并计算4-,Jb,Jc,推
7、倒y与/;4)Ne=51018,Nb=21017,Nc=41015单位:/cttP注:其它条件不变,在E为:Si,B、C都为Ge时重复上述过程1um0.2um5umNeNbNc1um设计十NMOS管等比例缩小定律的应用1)根据0.18MMODFET的结构(如图所示),在MDRAW下设计一个O.10ml0SFET,其中考虑栅长、氧化层厚度、掺杂浓度、结深的等比例缩小;2)在INSPECT中得到Id-Vg曲线图,验证其特性参数(如:阈值电压Vt)的变化是否遵循等比例缩小定律。提示:等比例缩小定律:1、CE律(恒定电场等比例缩小)在MoS器件内部电场不变的条件下,通过等比例缩小器件的纵向、横向尺寸,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 工艺流程 实验