采用自举升压结构设计双电压mosfet驱动电路.docx

《采用自举升压结构设计双电压mosfet驱动电路.docx》由会员分享，可在线阅读，更多相关《采用自举升压结构设计双电压mosfet驱动电路.docx（6页珍藏版）》请在优知文库上搜索。

1、采用自举升压结构设计双电压nosfet驱动电路MOS管最显著的特性是开关特性好，所以被广泛应用在需要虹开关的电路中，常见的如开关电源和马达驱动,也有照明调光。现在的MoS驱动，有几个特别的需求，U低压应用当使用5Y电源,这时候如果使用传统的图腾柱结构,由于三极管的be有0.7V左右的压降，导致实际最终加在gate上的电压只有4.3V.这时候，我们选用标称gate电压4.5Y的MOS管就存在一定的风险。同样的问题也发生在使用3V或者其他低压电源的场合。2,宽电压应用输入电压并不是一个固定值，它会随着时间或者其他因素而变动。这个变动导致P制电路提供给MOS管的驱动电压是不桓定的。为了让MOS管在高

2、ga1.e电压下安全，很多MOS管内置了稳压管强行限制gate电压的幅值。在这种情况卜.，当提供的驱动电压超过程压管的电压，就会引起较大的静态功耗。同时，如果简单的用电阻分压的原理降低gate电压，就会出现输入电压比较高的时候，MoS管工作良好，而输入电压降低的时候gate电压不足，引起导通不够彻底，从而增加功耗.3,双电压应用在一些控制电路中,逻辑部分使用典型的5V或者3.3V数字电压，而功率部分使用12V甚至更高的电压。两个电乐采用共地方式连接。这就提出一个要求，需要使用一个电路，让低压便J能够有效的控制直医侧的MOS管，同时高压厕的VoS管也同样会面对1和2中提到的问题。在这三种情况卜.

3、，图腾柱结构无法满足输出要求，而很多现成的MOS州动IC,似乎也没仃包含gate电压限制的结构.于是我设计了一个相对通用的电路来满足这三种需求。电路图如下：图1用NMoS的妪动电路图2用于PMOS的驱动电路这里我只针对NMOS驱动电路做一个简单分析：V1.和Vh分别是低端和高端的电源，两个电压可以是相同的，但是V1.不应该超过VhQ1.和Q2组成了一个反置的图腌柱，用来实现隔离，同时确保两只驱动管Q3和Q1.不会同时导通.R2和R3提供了PwM电压基准,通过改变这个基准，可以让电路工作在PWM值般波形比较徒直的位罚,0Q3和04用来提供驱动电流，由于导通的时候，Q3和04相对Vh和GxD最低都

4、只有一个VCe的压降，这个压降通常只有03V左右，大大低于0.7V的Vce.R5和R6是反馈电阻，用于对gate电压进行采样，采样后的电压通过Q5对QI和Q2的基极产生个强烈的负反馈,从而把gate电压限制在一个有限的数值.这个数值可以通过K5和R6来调节.最后，R1.提供了对Q3和Q1.的基极虫速限制,R4提供了对MOS管的gate电流限制，也就是Q3和Q1的ICe的限制.必要的时候可以在R4上面并联加速电容。这个电路提供f如下的特性：1 .用低端电压和PWY驱动高端MOS管O2,用小幅度的PWM信号第动高gate电压需求的MoS管。3, ga1.e电压的峰值限制4,输入和输出的电流限制5,

5、通过使用合适的电阻，可以达到很低的功耗.6.PWM信号反相。NMOS并不需要这个特性，可以通过前置个反相器来解决。在设计便携式设备和无线产品时,提高产品性能、延长电池工作时间是设计人i需要面对的两个问题.I）CT）C转换;具有效率高、输出电流大、静态电潦小等优点，非常适用于为便携式设备典。目前I）C-DC转换器设计技术发展主要趋扔有：（D高频化技术：随着开关频率的提高，开关变换器的体枳也随之减小，功率密度也得到大幅提升，动态响应得到改善。小功率DC-DC转换潺的开关频率将上升到兆赫级。（2）低输出电压技术：随着半导体制造技术的不断发展，微处理器和便携式电子设备的工作电压越来越低,这就要求未来的

6、DC-DC变换器能够提供低输出电压以适应微处理器和便携式电子设备的要求，这些技术的发展对里源揭1电路的设计提出了更高的要求。首先，随着开关频率的不断提高，对于开关元件的性能提出了很高的要求，同时必须具有相应的开关元件驱动电路以保证开关元件在高达兆赫级的开关频率下正常工作。其次，对于电池供电的便携式电子设备来说，电路的工作电压低（以锂电池为例,工作电压2.53.6V）,因此，电源芯片的工作电压较低。MOS管具有很低的导通电阻，消耗能量较低，在目前流行的高效DC-DC甚芯中多采用MoS管作为功率开关。但是由于MOS管的寄生电容大，一般情况卜.NMOS开关管的棚极电容高达几十皮法。这对于设计高工作频

7、率DC-DC，专换器开关管驱动电路的设计提出f更高的要求.在低电压U1.S1.设计中有多种CMOS、BiCMOS采用自举升压结构的逻辑电路和作为大容性负载的驱动电路.这些电路能够在低FIY电压供电条件下正常工作，并且能够在负载电容12诉的条件下工作筑率能够达到几卜兆甚至上百兆赫兹，本文正是采用了臼举升压电路，设计了一种具有大负载电容驱动能力的，适合于低电压、高开关频率升压型DC-DC转换解的招动电路。电路基于Samsung.HP615BiCMOS工艺设计并经过HSPiCe位其验证，在供电电压1.5V,负载电容为60pF时,工作频率能够达到5MHz以上。自举升压电路自举升压电路的原理图如图1所示

8、。所谓的自举升压原理就是，在输入端IN输入个方波信号，利用电容CbOOt将A点电压抬升至高于VDD的电平，这样就可以在B端输出一个与输入信号反相，且高电平jTVDD的方波信号。具体工作原理如下:当V1.N为高电平时,NMOS管N1.导通,PMOS管P1.截止,C点电位为低电平。同时N2导通，P2的栅极电位为低电平，则P2导通。这就使得此时A点电位约为YDD,电容CbOOt两端电压UCVDD。由于N3导通,P4截止,所以B点的电位为低出平。这段时间称为孩充电周期。当VIN变为低电平时，NMOS管NI截止，PMOS管P1.导通，C点电位为高电平，约为YDD。同时N2、N3截止，P3导通。这使得P2

9、的栅极电位升高，P2截止。此时A点电位等于C点电位加上电容CboOt两端电压，约为2VDD。而且P4导通,因此B点输出高电平,且高于VDD。这段时间称为自举升压周期。实际上，B点电位与负数电容和电容CbOot的大小有关，可以根据设计需要调整。具体关系符在介绍电路具体设计时详细讨论。在图2中给出了输入端IN电位与hB两点电位关系的示意图。驱动电路结构图3中给出驱动电路的电路图.驱动电路采用TQ1.到输出结构设计，上拉驱动管为NMOS管N4、晶体管Q1.和PMOS管P5。下拉驱动管为NMOS管N5。图中C1.为负载电容，Cpar为B点的寄生.电容。虚线框内的电路为自举升压电路。本驱动电路的设计思想

10、是，利用自举升质结构将上拉驱动管VI的棚极(B点)电位抬升，使得UBVDD+VTH,则NMOS管N4工作在线性区,使得YDSN4大大减小，最终可以实现驱动输出高电平达到VDD。而在输出低电平时，下拉驱动管本身就工作在线性区，可以保证输出低电平位GND。因此无需增加自举电路也能达到设计要求。考虑到此招动电路应用于升压型DC-DC转换器的开关管邨动，负载电容C1.很大，般能达到几十皮法，还需要进步增加输出电流能力，因此增加了晶体管QI作为上拉驱动管.这样在输入端由高电平变为低电平时，QI导通，由N4、QI同时提供电流，OrT端电位迅速上升，当OUT端电位上升到VDD-VBE时，Q1.截止，M继续提

11、供电流对负栽电容充电，直到OrT端电压达到VDD,在OUT端为商电平期间，A点电位会由于电容Cboo1.上的电荷泄漏等原因而卜.降。这会使得B点电位卜降，N4的导通性卜.降。同时由于同样的原因，O1.JT端电位也会有所下降，使输出高电平不能保持在D。为了防止这种现象的出现，又增加ZPMOS管P5作为上拉驱动管，用来补充O1.T端C1.的泄漏电荷，维持OUT端在整个导通周期内为高电平。驱动电路的传输特性瞬态响应在图4中给出。其中（八）为上升沿瞬态响应，(b)为下降沿瞬态响应。从图4中可以看出，驱动电路上升沿明显分为了三个部分，分别对应三个上拉邨动管起主导作用的时期。I阶段为QI、N4共同作用，输

12、出电压迅速抬升，2阶段为N4起主导作，使输出电平达到丫DD,3阶段为P5起主导作用，维持输出用电平为VDD。而且还可以缩短上升时间,下降时间满足工作频率在兆赫兹级以上的耍求.需要注意的问题及仿真结果电容CboOt的大小的确定CbOot的最小值可以按照以卜方法确定。在预充电周期内，电容CboOt上的电荷为YDDCbOot。在A点的寄生电容(计为CA)上的电荷为VDDCA。因此在预充电周期内，A点的总电荷为Q_M11=V_(DD)C_boot)+V_DDC_A)(1)B点电位为GND,因此在B点的寄生电容Cpar上的电荷为0。在自举升压周期，为了使OUT端电压达到YDD,B点电位最低为VBVDD+

13、Vthn,因此在B点的寄生电容Cpar上的电荷为QB)=(VjDD)+V(thn)Cpar(2)忽略MoS管P4源漏两端压降，此时CbOOt上的电荷为VthnCboOt,R点寄生电容CA的电荷为(VDD+V1.hr)C.A。A点的总电荷为QA2=V-thnC,BOOT+(V_DD+V_thn)CJA)(3)同时根据电荷守恒又有QJBQA-QJA2(4)综合式可得C_boot=fracV_(DD)+V(hn)v(DD)-v-thnCpar+fracv_thnv_DD-v_(thn)C_(A=fracV_(B)(v-DD-v_thnCpar+fracV_thnv_DD-v_(thnC_A(5)从式

14、(5)中可以看出，Cboot随输入电压变小而变大，并且随B点电压YB变大而变大。而B点电压直接影响N4的导通电阻,也就影响驱动电路的上升时间。因此在实际设计时，Cboot的取值耍大丁式的计算结果，这样可以提高B点电压，降低N1.导通电阻，减小驱动电路的上升时间。P2、IM的尺寸向超将公式重新整理后得：V_B)=(V_DD-V_(thn)fracC.bootCpar-V_thnfrac(C_ACpar(6)从式(6)中可以看出在自举升压周期内，A、B两点的寄生电容使得B点电位降低。在实际设计时为了得到合适的B点电位，除了增加Cboot大小外，要尽量减小两点的寄生电容。在设计时，预充电PMoS管P

15、2的尺寸尽可能的取小，以减小寄生电容CA。而对于B点的寄生电容CPar来说，主要是上拉驱动管N4的栅极寄生电容，MoS管P4、M3的源漏极寄生电容只占一小部分。我们在前面的分析中忽略了P1.的源漏电压，因此设计时就要尽量的加大P1.的宽长比，使其在自举升压周期内的源漏电压很小可以忽略。但是P4的尺寸以不能太大，要保证P4的源极寄生电容远远小上拉驱动管N4的描极寄生电容.阱电位问题如图3所示，PMOS器件P2、P3、P4的N-We1.I连接到了自举升压节点A上。这样做的目的是，在自举升压周期内，防止他们的源/漏一阱结导通.而且这还可以防止在源/漏一阱正偏时产生由寄生SRC引起的闩锁现象.上拉驱动管N4的阱偏巴电位要接到它的源极，最好不要直接接地。这样做的目的是消除衬底偏置效应对N4的影响。Hspice仿真验证结果驱动电路基SamsungHI1615BiCMoS工艺设计并经过HSPiC。仿真验证。在表1中给出了电路在不同工作电压、不同负载条件下的上升时间Ir和下降时间篁的仿真结果。在图5中给了电路工作在输入电压1.5V、工作频率为5MHz、负教电容60pF条件下的输出波形。结合表I和图5可以看出，此驱动电路能够在工作电压为1.5V,工作频率为5MHz,并且负载电