《半导体集成电路》期末考试试题库完整.docx

《《半导体集成电路》期末考试试题库完整.docx》由会员分享，可在线阅读，更多相关《《半导体集成电路》期末考试试题库完整.docx（89页珍藏版）》请在优知文库上搜索。

1、第一局部考试试题第。章绪论1 .什么叫半导体集成电路2 .按照半导体集成电路的集成度来分,分为哪些类型,请同时写出它们对应的英文缩写3 .按照器件类型分,半导体集成电路分为哪几类4 .按电路功能或信号类型分,半导体集成电路分为哪几类5 .什么是特征尺寸它对集成电路工艺有何影响6 .名词解释1集成度、wafersize、diesize、摩尔定律第1章集成电路的根本制造工艺1 .四层三结的构造的双极型晶体管中隐埋层的作用2 .在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响。3 .简单表达一下pn结隔离的NPN晶体管的光刻步骤4 .简述硅楣P阱OiOS的光刻步骤5 .以P阱QiOS工艺为根基

2、的BiQioS的有界些缺乏6 .以N阱QioS工艺为根基的BiC鲍）S的有哪些优缺点并请提出改进方法。7.请画出NPN晶体管的幅员，并且标注各层掺杂区域类型。8.请藤出XS反相舞的幅员,并标注各层排杂类型和输入输出端子。第2章集成电路中的晶体管及其寄生效应1 .简述集成双极晶体管的有源寄生效应在其各工作区能否忽略。2 .什么是集成双极晶体管的无源寄生效应3 .什么是MOS晶体管的有源寄生效应4 .什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？5 .消除“1.atch-up”效应的方法6 .假设何解决MOS器件的场区寄生MOSFET效应7 .假设何解决MOS器件中的寄生双极晶体管效应第3章

3、集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些2.集成电路中常用的电容有哪些。3 .为什么基区薄层电阻需要修正。4 .为什么新的工艺中要用铜布线取代铝布线。5 .运用基区扩散电阻,设计一个方块电阻200欧，阻值为IK的电阻,耗散功率为20Wcm1,该电阻上的压降为5V,设计此电阻。第4章TT1.电路I.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入海电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2 .分析四管标准TT1.与非门（稳态时）各管的工作状态3 .在四管标准与非门中，那个管子会对瞬态特性影响最大

4、，并分析原因以及带来那些困难。4 .两管与非门有哪些缺点，四管及五管与非门的构造相对于两管与非门在那些地方做了改善，并分析改善局部是假设何工作的。四管和五管与非门对静态和动态有那些方面的改进。5 .相对于五管与非门六管与非门的构造在那些局部作了改善，分析改进局部是假设何工作的。6 .画出四管和六管单元与非门传输特性曲线。并说明为什么有源泄放回路改善了传输特性的矩形性。7 .四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。8.为什么TT1.与非门不能直接并联9. OC门在构造上作了什么改进，它为什么不会出现TT1.与非门并联的问题。第5章MOS反相器1 .请给

5、出幽S晶体管的阈值电压公式,并解释各项的物理含义及其对闽值大小的影响（即各项在不同情况下是提高寓值还是降低阈值）2.什么是器件的亚阈值特性，对器件有什么影响3 .MOS晶体管的短沟道效应是指什么,其对晶体管有什么影响4 .请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。5 .什么是沟道长度调制效应，对器件有什么影响6 .为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）7 .请画出晶体管的I1.Vni特性曲线,指出饱和区和非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）.8 .给出E/R反相器的电路构造，分析其工

6、作原理及传输特性，并计算VTC曲线上的临界电压值。9 .考虑下面的反相器设计问题:给定V*,K=30uA/，Vn=IV23 .采用O.35U1.a工艺的CMoS反相器,相关参数如下*Va3.3VNMOS：Va=0.6VI1.G=60uA(V)i=8PMOStV1r=-O.TVfCo1.=25uA(W)p=12求电路的噪声容限及逻辑阅值.24 .设计一个CMoS反相器,NMOStVn=O.6VHqa=60uA/YPMOStVrr=-O.7VrCcr=25uA/电源电压为3.3V,1.i1.=1.r=O.8ua1)求V1.1.=1.,4V时的WWr.2)此CMOS反相器制作工艺允许Vn、%f的值在

7、标称值有正负15%的变化,假定其他参数仍为标称值,求V.的上下限.25 .举例说明什么是有比反相器和无比反相器.26 .以QIOS反相器为例,说明什么是静态功耗和动态功耗.27 .在图中标注出上升时间&、下降时间打、导通延迟时间、截止延迟时间,给出延迟时间J的定义.假设希望tr=tf,求明多第6章CMOS静态逻辑门1 .画出MASB的QiOS蛆合逻辑门电路。2 .用()S蛆合逻辑实现全加器电路.3 .计算图示或非门的驱动能力.为保证最坏工作条件下,各逻辑门的驱动能力与标准反相器的特性一样,N管与P管的尺寸应假设何选取4 .画出EK的刎蛆合逻辑门电路,并计算该复合逻辑门的驱动能力e5.倚述BoS

8、静态逻辑门功耗的构成。6 .降低电路的功耗有哪些方法7 .对比当FoE时,以下两种8输入的AND门,那种组合逻辑速度更快3/10第7章传输门逻辑一、填空1 .写出传输门电路主要的三种类型和他们的缺点:,缺点:;,缺点：(3),缺点：。2 .传输门逻辑电路的振幅会由于减小，信号的也较复杂，在多段接续时，一般要插入。3 .一般的说，传输门逻辑电路适合逻辑的电路。比方常用的和。二、解答题1.分析下面传输门电路的逻辑功能,并说明方块标明的MoS管的作用。2 .根据下面的电路答复以下问题:分析电路,说明电路的B区域完成的是什么功能,设计该局部电路是为了解决NMOS传输门电路的什么问题3 .假定反向器在理

9、想的VJ2时转换,忽略沟道长度调制和寄生效应,根据下面的传输门电路原理图答复以下问题.(1)电路的功能是什么(2)说明电路的静态功耗是否为零,并解科原因。4,分析对比下面2种电路构造,说明图1的工作原理,介绍它和图2所示电路的一样点和不同点。.S1.图25 .根据下面的电路答复以下问题.电路B点的输入电压为2.5V,C点的输入电压为OV.当A点的输入电压如图a时,画出X点和OuT点的波形,并以此说明NiRS和P)S传输门的特点.A点的输入波形6 .写出逻辑表达式C=ASB的真值表,并根据真值表面出基于传输门的电路原理图。7 .一样的电路构造,输入信号不同时,构成不同的逻辑功能.以下电路在不同的

10、输入下可以完成不同的逻辑功能,写出它们的真值表,判断实现的逻辑功能.S1.图28 .分析下面的电路,根据真值表,判断电路实现的逻辑功能.第8章动态逻辑电路一、填空1 .对于一般的动态逻辑电路，逻辑局部由输出低电平的网组成，输出信号与电源之间插入了栅控制极为时钟信号的,逻辑网与地之间插入了栅控制极为时钟信号的。2 .对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对PUN网只允许有跳变,PDN与PDN相连或PUN与PUN相连时中间应接入。二、解答题1 .分析电路，静态反向器的预充电时间，赋值时间和传输延迟都为T/20说明当输入产生一个0-1转换时会发生什么问题？当1-0转换时会

11、假设何？如果这样，描述会发生什么并在电路的某处插入一个反向器修正这个问题。2 .从逻辑功能，Ft1.路规模，速度3方面分析下面2电路的一样点和不同点。从而说明CMOS动态组合逻辑电路的特点。图A图B3 .分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同，说明其特点。4 .分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同，分析它的工作原理。5 .简述动态组合逻辑电路中存在的常见的三种问题，以及他们产生的原因和解决的方法。6 .分析以下电路的工作原理，画出输出端OUT的波形。7 .结合下面电路，说明动态组合逻辑电路的工作原理。第9章触发器1 .用图说

12、明假设何给SR锁存器加时钟控制.2 .用图说明假设何把SR锁存器连接成D锁存器,并且给出所赢D锁存器的真值表3 .画出用与非门表示的SR触发器的MOS管级电路图4 .画出用或非门表示的SR触发器的第）S管级电路图5 .仔细观察下面RS触发器的幅员,判断它是或非门实现还是与非门6 .仔细观察下面RS触发器的幅员,判断它是或非门实现还是与非门5QQR实现7 .以以以下列图给出的是一个最倚单的动态锁存器,判断它是否有阈值损失现象,假设有,说明阈值损失的种类,给出两种解决方案并且阐述两种方案的优缺点,假设没有,写出真值表.C1.KX8 .以以以下列图给出的是一个最倚单的动态锁存器,判断它是否有阑值损失

13、现象,假设有,说明阈值损失的种类,给出两种解决方案并且阐述两种方案的优缺点,假设没有,写出真值表.C1.KD=Qc5T-FC1.K9.以以以下列图给出的是一个最简单的动态锁存器,判断它是否有阈值损失现象,假设有,说明阈值损失的种类,给出两种解决方案并且阐述两种方案的优缺点,假设没有,写出真值表。9.解释下面的电路的工作过程画出真值表.（提示注意图中的两个反相器尺寸是不同的）TC1.K解驿静态存储和动态存储的区别和优缺点对比.阚述龄态存储和动态存储的不同的的存储方法.观察下面的图,说明这个存储单元的存储方式,存储的机理.TC1.K14. 观察下面的图,说明这个存储单元的存储方式,存储的机理.C1

14、.KT1C1.K15. 说明锁存器和触发器的区别并画图说明16. 说明电平灵敏和边沿触发的区别,并画图说明17. 建设时间18雉持时间19延迟时间18. 连接下面两个锁存器使它们构成主从触发器,并画出所连的主从触发器的输入输出波形图C1.KC1.K19. 简述下时钟堂叠的起因所在20. 以以以下列图所示的是两相时钟发生器,根据时钟信号把下面四点的的波形图画出21. 反相器的阈值一般可以通过什么进展调节22. 施密特触发器的特点23. 说明下面电路的工作原理,解释它假设何实现的施密特触发。24. 画出下面熊密特触发器的示意幅员.25. 同宽长比的PMoS和NMoS谁的阈值要大一些第10章逻辑功能

15、部件1、根据多路开关真值表面出其组合逻辑构造的CMOS电路图。3、计算以下多路开关中P管和N管尺寸的比例关系。OOD34、根据以下电路图写出SUM和CO的逻辑关系式，并根据输入波形画出其SUM和G，的输出波形。5、计算以下逐位进位加法器的延迟，并指出假设何减小加法器的延迟。6、画出传输门构造全加器的电路图，以以以下列图中的P=BoA7、试分析以卜.桶型移位器各种sh输入卜.的输出情况。8、试分析以下对数移位器各种Sh输入下的输出情况。第11章存储器-、填空1.可以把一个4Mb的SRAM设计成Hirose90由32块组成的构造，每一块含有128Kb,由1024行和列的阵列构成。行地址（X）、列地址（丫）、和块地址（Z）分别为、位宽。2.对一个512X512的NoRMOS,假设平均有50%