CIC插值滤波器设计指导.docx

《CIC插值滤波器设计指导.docx》由会员分享，可在线阅读，更多相关《CIC插值滤波器设计指导.docx（4页珍藏版）》请在优知文库上搜索。

1、CIC插值滤波器设计指导设计目标设计一个16倍的插值的C1.C述波器IP1名钵为CICI61。接口如下图所示，左边为输入信号右边为输出信号,黑体表示多比特便宽。管脚说明俱号小林方向定义笛速C1.KQ1附钟上升瓶SST输入I复惊蠢电平价步DIN都入*幻化(16)怆入效必C1.K同劣O1.H9人I恰入钛期使笠WWCU三J小町胡化依WU出“敦化(16)储出软兴C1.K同步DttIEX出1输出数卅傥统岛有效Cui同步服用期效(XTIOX出Z偷出体号象示”也依出政榭在f1.ff1.?外中的位置QX1.XTe出I愉出叼忖与a鼻在我念上为“一时片,仪用丁测试I/O时序:-16Cydc*orMor_1.TJ-

2、1.1.-1.1.J-1.1.TJ1.D1.NENnXCD-D1.n1.X“2乂7I1.X)UI1.NaPCydc1.)v1.uyIMM1.T-CZOirrmx-:i-；IjXD(CMx】；XPIn2X”dQ；kr)Cv)CvvCU脸=DONOTCzSRE说明：CIC1.61所有电路便于一个时钟域中,CIC16I的输入输出数据均为时钟驷动,即输入数据DIN需要使用使能信号DINEN同步，DINEN信号为单周期有效，相邻的两个DIN辎入效据需要间防至少16个时钟周期。每当一个有效的DIN数据进入CIC16I,经过P个时钟周期的流水延迟后（用户对P的数值没有具体要求），DINn对应的16个插值结果

3、样点数据DOUTn,0DoUTn,15：!在16个时钟周期内连埃输出,对于每个有效输出的DoUTn,k数据,DOUTEN作为其尚有效单周期的驱动信号。CIC16I的输入、输出数据均为16比特有符号数，内部节点数提宽度不限，但是要求尽量达到较高的计算楮度。设计成果设计过程完成后，应当还有以下设计资料。 参考文献 需求分析和理论算法推导报告 定点算法研完及仿真姑果报告 电路结构设计报告 用户手册与测试报告 定点仿真代码 Testbenc代码 RT1.代码设计阶段规划整个设计流程分为资料回读阶段，需求分析和理论算法设计与仿再阶段，定点算法设计和仿儿阶段，电路RT1.结构设计、验证阶段。1资料阅读阅读

4、相关书箝和论文，明确以下问起：1为什么要进行数字上变频？2CIC插值算法的优点是什么？其相应的电路结构有什么优点？3CIC算法本身还有那些不足？有如何的改进方式？4CIC插值算法有那些参数可以设定，这些参数设定又会影响CIC插值算法的哪些性质或结果？相应的推导公式是什么？本阶段的目标是从宏现上了解目标算法和电路的各种特性,了解各种设计相关的可调参效以及参数之间的关系。本阶段是为后面的需求分析过程作准备。本阶段完成后请保留相关参考文献除了阅读相关论文，另外推荐阅读MAT1.ABFiIterDesignToo1.box-Mu1.tirateFi1.terS部分中的CIC/波器设计相关文档。了解CI

5、C迹波器的各种设计参数以及评价方式。2需求分析和理论算法设计细化用户层面的谈计需求,得到设计的内部需求分析，根据已有的C1.C海波器相关知识，设计C1.C逋波器的理论算法。推导相关的算法公式并且注意是否可能进行优化.本步骤的理论算法公式中的标号系统将作为最终定点算法中的标号系统.一旦理论算法确定，可以在MatIab中进行理论算法的浮点仿真。MatIab仿衣代码应当包含以下几个模块，1仿真冬效，模型参数配量.模块。2生成激励数据的模块,3算法模型模块，4算法输出结果分析模块。本阶段完成后，得到理论算法及性能的分析推导公式文档，以及相应的MatIab仿真文件。3定点算法设计和仿真阶段本阶段主要考虑

6、算法定点模型中各个运算节点的定点运算规则，各种数据的定点位宽，异法的定点模型中的以上细节需要做到可配先化，在运行定点仿算的时候，通过观察不同的定点参数配比殍到的结果最终确定也路实现时的定点参数选取。除了模型和激励数据定点化之外，本阶段算法模型中的标号系统还是与浮点仿真模型中的保持一致的。本阶段完成后，得到相应的Mat1.ab定点仿真代码和定点配直参数及相应的定点性能。4电路RT1.结构设计和验证阶段本阶段具体考虑算法公式向也路的映射，首先应当做的建也路模块划分，分离出算法标号系统的让路和算法数据处理的电路模块，另外需要把算法中的存储（逻辑层而）向电路中的存鳍单元（物理层面）映射。一般来说，标号

7、系统电路的作用是生成循环变量，并且在循环变量的控制下，在运算单元和存砧单元之间传递数据，比如使用计效鉴生成循环变量,根据循环变量生成数据RAM的读写地址，根据循环变量使用交接开关在RAM和运算单元的各个数据端口之间切换或据的传输通路。模块划分完之后，需要设计模块的输入检出接。信号以及模块之间的互联。对应运算单元模块,需要根据用户对fMAX的需求设计其流.水线级坡，在确定流水线级数之后，需要初步设计模块的接U时序。在动手袋）耳RT1.代码之前,一定妥把模块划分和接口设计、模块互装设计完成.并且完成相应的设计报告，立到最底下一层子模块的接D和互联设计完成石再开始编写RT1.,时于子模块的RT1.设计，首先需要明确2件事情，1是该子模块的接口逻辑和时序是怎样的，2该子模块内部应当有多少个触发器，亦即对应子模块的逻辑，哪些要用组合逻辑完成，哪些要用时序运楫完成。该阶段和阶段3的联系是,阶段3为本阶段生成testbench中的激励数据、结果对比数据，还有部分RT1.代码（如果需要的话）。