EDA-数字跑表课程设计-.docx
《EDA-数字跑表课程设计-.docx》由会员分享,可在线阅读,更多相关《EDA-数字跑表课程设计-.docx(13页珍藏版)》请在优知文库上搜索。
1、EASTCHINAINSTITUTEOFTECHNO1.OGYEDA课程设计报告数字跑表学院:机械与电子工程学院专业:电子科学与技术学号:1020630208姓名:熊设计目的:(1)学会利用QUartUSH发热宏单元和所学的数字电路学问,搭建困潍点的数字电路或系统.(2)学会运用EDA的程序语古FPCA/CP1.D设计数字跑表,设计主要包括功能分析、方案设计和电路测试几个步骤.二:设计内容:1,设计一个数字跑表,具有如下功能。1)复位和海停,秒表计时等功能。(2)览表计时长度可达1小时,计时精度为0Ol杪。3通过6位数码管分别显示跑走的分、秒利百分秒.限制端取伯功能复位clr)1异步清零O计数
2、计数/传停键(pause)1号停O计数2 .方案论证:数字也表设三个酚入端,分别为时钟输入(C1.K),S1.(C1.R),启动、暂柠按犍(PUSE).笈位信号商电平有效,可对胞表异步清零:当启动、为件键为低电平常跑衣起先计时,为高电平常暂停,变低后在原来的数值基础上接着计数,数字跑衣的结构示意图如K:C1.KC1.RPAUSE=!百分秒=秒=!分图2-1跑表示懑图数字跑表3 .模块电路设计:数字跑表事实上为计数器,数据选择器,七段数码管译码潺等模块构成,核心铁块应为计数零.其次为暂停限制和清零限制.计时电路计时电跖又分为百分秒计时电路、秒计时电路和分计时电路三个模块,百分杪计时电路是一个10
3、0进制的计数器,以100HZ输入信号作为计数时钟,其进位信号作为秒计数电路的计数时钟,当秒计数器计满时,产生的进位估号又作为分计数电路的计数时钟.电路的侨停和笈位信号用于限制计时的起先、停止和清零。计数器稳块:数字跑表的计时器功能是,当PAUSE为低电平常起先计数,百分秒低位自加一,加到九时归零,百分秒高位自加一,加到九时归零,且向秒位发出一个高电平,杪低位自加-,加到九时归零,秒高位自加一,加到五时白加,且向分位发出一个高电平,分低位I5I加一,加到六时系统清等.数据选择器:数据选择模块:定义三位二进制数SS作为选择较眄管的变用,SS自加一,当SS人于7时归零,当SS为5、,1、3、2、I时
4、分别将msl,msh,si,sh,ml,mh的值赋给COder,当SS为6、7时赋值为零,匕段数码管显示译码器七段数码管译码器模块:依据数字的显示形态编制其(ft衣,当上一模块coder为0、9时,分别给SCK赋以一加八位二进制数,使数码管显示相应的数字。表1七段数码管显示译码器真值表:CaSeMJg0100ooOoIlllll2Ol(M)100301100004110015Oo100lO6(XMXX)IO711HOOO8000000()9OOloOoo4.数字跑表的流程图:数字跑表主要由计时器,七段数码管译码器纲成,流程框图如图所示。C1.KAl百分秒pause-计数器*dr1.I:数码管谛
5、秒计数器,码器分计数器二一!彳31程”流程图表2限制信号的作用复位CIr异步亚位信号,高电平有效pause同步哲停估号,低电平有效计数.sei共阴数码管的位选信号SCg其阴数码管的段选信号三:设计总体框图三:硬件电路设计与程序设计设计思路今需设计一个计时范困为0.01秒1小时的数字秒表,首先须要获得个比较就确的计时基准信号,这中,是周期为1/1OoS的计时脉冲,可以把SOMHZ的信号经过100分频的分频湍三次分频得到,其中分频潺经过两次分版得到的信号还可作为数码管扫描电路的时钟.其次,还需对每一计数器设跣清零信号轮入和对六个计数器设置时钟使能信号,即计时允许信号,以便作为秒衣的计时起、件限制功
6、健,为了便利限制全部H做模块清零和使能功能设计了一个限制模块,呆终把全部计数器的输出数据通过数码管扫描电路模块和七段译码U示模块作为输出,接到试验箱上的8字数码显示电路上就可显示结果了.因此数字秒表可由三个分频器、四个十进制计数器。八00秒、10秒、I杪、I分)、两个六进制计数器(10秒、IO分)、一个限制器、一个数据选择器以及七段详码显示器组成,如总体框图所示,依据设计思路,本次设计就采纳模块化设计,共分为分本器模块(fenpin,限制模块(kongzhi).十进制计数模块(cntl).六进制计数模块(Cm6)、数码管扫描模块(XUanZc)、七段详码显示模块(tcd7s)六个模块以及图形式
7、顶层文件.下面我们分别对每个模块的功能进行描述、程序进行设计以及各个模块功能的仿1、分舞模块依据设计须要,首先须要获得一个比较精确的计时基准信号,这1II是周期为1/100S的计时脓冲.我Q可以把50MHZ的信号经过100分频的分频器三次分明行到此基准信号,所以须要谀计一个100分频的分频器.此外,经过两次分频的信号(IOKHz)还可以同时作为数码皆扫描电跖的时钟,其模块图如下图所示:Clk为时怦怆入信号,ncwclk为100分版的帖出信号。FENPIN一CUKXSWC1.Xl2、限制模块为了便利限制全部计数模块清零和使能功能须要设计一个限制模块,所以该模块的功能就足限制什么时候发出置零信号和
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 数字 跑表 课程设计
