Quartus-II中FPGA管脚的分配策略.docx

《Quartus-II中FPGA管脚的分配策略.docx》由会员分享，可在线阅读，更多相关《Quartus-II中FPGA管脚的分配策略.docx（13页珍藏版）》请在优知文库上搜索。

1、QuartusII中FPGA管脚安排策1. FPGA管脚介绍FPGA的管胆从运用对象来说可分为两大类：专用管脚和用户自定义管脚.一般状况下，专用管脚也许占FPGA管脚数的20%30%,菊下的70%80%为用户自定义的脚。从功能上来说可分为电源管脚、配置管脚、时钟管剧、一般I/O管脚等。下面以Altera公司的CycloneIVE系列芯片EP4CE3OF23C8为例，如图I所示，芯片总共包含4X4个芯片管脚.图中不同颜色的区域代表不同的Bank,整个芯片主要分为8个Bank,FPGA的各个管脚分布在不同的Bank,其中，三角形标记的管脚为电源管脚，正三角表示VCC,倒三角去示GND,三角内部的O

2、表示IX）管脚电源.【表示内核电源.酸形标记的管脚为一般用户I/O管脚，可以由用户说1意运用.正方形标记且内郃有时仲沿符号的管脚为全局时钟管脚.五边形标记的管脚为配置管脚，511MUWrUOfkTr*M*Usc*FkCTWCTZaDC0v.cv_QJt()gOQSQXAOcewPu(O)CCter2tMvoeM三e,oMSEU*1.3cxrjocEi=KXTA1V5W*ccp*ctccAaAocrA*c790ocjuMiegBre图IWircBond1.1. 电源管脚FpGA通常须要两个电压才能运行.一个是内核电另一个是I/O电纸，每个电压通过独立的电源管脚来供应.内核电原是用来给FPGA内部

3、的逻辑门和触发器供电,随警FPGA的发展，内核电压从5V、3.3V、2.5V,I.8VJJI.5V,变得越来越低。I/O电压用来给各个Bank供电，年个Bank都有独立的I/O电压输入.一般状况下，内核电压会比I/O电压低.图1中的VCelNT矩内核电JK管脚,VCClo是1.O电压管脚.1.2. 配置管脚年个PPGA都须要配置管脚，以支持多种配置方式，例如JTAG、从小、从并、主小、主并等.对于配置管脚的限制信号来说,是专用管脚不能作为一般的VO管脚,而其数据信号可以作为一般的I，。管脚运用.图I中的MSE1.为配置模式选择信号，即选齐AS模式、PS模式或FASTAS模式，MSE1.I1:0

4、为00表示用AS模式，IO表示用PS模式，Ol表示用FASTAS模式.假如用JTAG表式,MSE1.kO置(X).JTAG梗式和MSE1.无关,即用JTAG模式时,MSE1.会被忽视.但是因为MSE1.不能浮空.所以较00.图I中的TMS、TCK.TDI和TDO为JTAG接口的4根践，分别为模式选择、时钟、数据输入和数据输出找，常用的为AS模式和JTAG模式.1.3. 一般I/O管脚FPGA的1.O管脚是FPGA上较为丰富的资源，也是做管脚约束时最常用的资源，对于FPGA的一般I/O管脚,可以设定电平类型(TI1.1.V1.1.VCOMS,EC1.等)、驱动电流、拱率等参数.1.4. 时钟管脚

5、FpGA内部的时钟都纪要通过专用时钟管脚连接内部P1.1.或者DCM等专用时怦处理单元,从而接入内部高速时钟网络.对于一些外部同步信号的输入，假如时钟只用于采样当前的同步信号，其时钟可以不用连接到专用时钟管脚匕即不用接入全局时钟网络，但须要约束其管脚不运用全局时钟资源，否者，EDA工具会报怫,提示其作为时钟输入而没有接在专用时怦管脚上.更多的管脚类型说明见附录.2. FPGA管脚安排方法FPGA管脚安排常用的仃3种方式，分别为PinPknner方式、ImPOrIAssignments方式和Tclscripts方式。2.1. PinPlanner方式步骤I：在QUanUSIl软件中，选择“Ass

6、ignmentsPinPlanner或者按快捷键“Cm+Shi/NM出现如图2所示的画面.出M电莅对普因内衽M1.OiSM送泞竹4（电8；K换改率,&小*口明川内电压升M琳SlflXJ.(flHa(0Jt:*M.(leM(15(tW:川SeflSa(*J9M(MM:心IrF拉塞加可以选材潘安的转仲Bank内WWH分I城./修改Htt在1.oCJlllfi1/TT夷心。RwkA助埴先用文物M它不同的电平h.0.apvcrn.衽个RuiknttW热电压标次tA&BlJll61Ja“J0BJGKJe-*2*KjOXjoi(eWJ2(*MJ2(*W5)(rtMJ(*.UWfMagvOVO0Wrex4M

7、*sWw*e00aC*vC0rMJ,DT*.*to,DrO8OWOQ3OQJ_QJQM0cewfludpc三*Ct1.OJ0u9MS&2VOiPWjJirTMJ2外3F-MM3PtUaOdsKMJttlOrTNJDRM-MlfcorjoxArC图2PinPlanner图2主要包含了7个选择项，分别为1.ocation,I/OBank.VREFGroup.1/0Standard.Reserved.CucntStrengthfllSlewRate,location里,可以选择所须要的芯片管脚,筒脚确定后I/OBank中的Bank故会自动埴充，VREFGroup也会自动埴充。VOSUmdard是年个

8、Bank时应的电压标准，个Bank只能有一种电压标准，一般状况下选择默认值就好，RCSmed是对管脚内部的HO龙卷进行约束.有6个选择项供选择.例ASSignalPrObeoUtPut、ASbidilectiOnaI等.ClIrrentStreIIgth是驱动电流强度，一般选择默认（ft,假如须要驱动大功率的电路，-般在FPGA外冏加猴动电路.SlewRaie是电压转换速率，跟信号跳变炉间有关，一股选择默认值.在管脚安排的过程中，我们主要关切1.ocalion这一选项,其他选项采纳Itt认值就可.步骤2：在1.oCatmn中选择管脚。全部管脚配置完成后关闭当前界面.2.2. ImportAss

9、ignments方式步骤1：新建一个txt文件（或CSV文件,按图3格式编写管脚安排内容.（编写格式有多种.但这种格式最简洁)【注】To和1.OCaIiOn两个关犍字中间有个半角iS臼tyl25f_v200jmtx32345678910111213141516,一Tof1.ocation*时钟复位等fpga_r，c_n,PIN_G21PhyeClkSOm,PIN-B12*DSP超级中断fpa-sinc,PIN_H2*arm断fpga_smt2,PIN_AA13，本板1.EDled-debugO,PIN-A16led-debug1,PIN_B16led-debu2,PIN-A15led-debu

10、g(3J,PIN-B15*灯衩1.EDled-outOJ,PIN-E1led_out(1,PIN-F1/Ii2!IJJ图3管脚安排格式步骤2：在QUaru$H软件中,ilfmAssignmentsImportAssignments.出现如图4所示的画面，导入xxx.txt或者xxx.csv文件。图4ImportAssginmeins存入后QuiirlusIl软件的MeSSiigC信息栏会并出如图，所示的内容，显示ImportCompleted表示文件没有语法Ift误.k。A由w7-219P“01JOlacrtccalzl.“nwsttt4t).asca-v2cmiMcrmntware*nc*s

11、tecicyrm!o.八*w三J图5Message步骤3：在QUarUI$11软件中，选择AssignmenisPinPlanner,蛤证管脚是否安排正确，如图6所示。nc4tmO9CtalOMOta*-Mi*iUOnaMaMU4C0w*Mwn4*t*cwCMM*JMU.W*JUUK*4MlW*,2*JJI3*jj3zfJaAaIIUCRl3,3XZFzet1*z*IuFa*4*xira*hpIu*hp3始*a1*caegIu*Fa*tM(XObOiXRWy17JURiS3daRI，J，QF/UXlWMn44CMMf3*MJOuMBqlxCHMVtRK7WWkMf*c2MjM115r*af1M

12、4AUCtoCMM!*JIBlJll*KPkXM4C2M)3k*W2*)1*W图6验证管脚是否安排正确常见错误I：安排的首脚不属于FPGA芯片得假如安排的管脚不属J-FPGA芯片，在PinPlanner中会出现如图7所示的错误提示，表示管脚PIN.GC21不属于该FPGA芯片，找不到对应的1,0Bank和VREFGroup。Named:/Ephy.S0mInput：PW,SC2k.iPWJU1snlj*rxdlInputPINB177B7N2PINB17,SmdC5UXd0InPUtPIN.A177B7JilPINJK17,-5mocljm-11cdvInputPIN-A207B7.N0P!N.A20图7管脚不属于FpGA若信号比较多,人工不能发觉存在的描误,可以通过Enable1.iv