L波段频率源设计终稿.docx

《L波段频率源设计终稿.docx》由会员分享，可在线阅读，更多相关《L波段频率源设计终稿.docx（30页珍藏版）》请在优知文库上搜索。

1、摘要频率合成技术是雷达，通信等电子系统实现高性能指标的关键技术之,很多现代电子设备和系统的功能实现都干脆依靠于所用频率合成器的性能。所以设计高性能的频率合成器是现代通信技术中一个重要的探讨方向。本文利用锁相倍频技术实现频率合成，产生1.波段频率。锁相倍频电路实质是一个闭环频率反馈系统，它主要由鉴相器、环路滤波器、压控振荡器构成。针对1.波段频率源输出12GHZ范围，采纳/PE3240锁相环芯片，这种带有前置分频器和多个计数器的芯片，给锁相环电路的设计带来了极大的便利，为实现电路的小型化供应了可能；采纳有源比例积分滤波器实现环路滤波：结合单片机实现PE3240的分频置数。本文介绍了频率合成器、锁

2、相环的工作原理以及各单元电路的实现及参数的设计。关键词：1.波段，频率合成，锁相环，石英晶体振荡器AbstractAsthemostcrucialtechniquethatapplyinelectronicsystem,highperformancefrequencysynthesizerisabsolutelynecessarilytechniquethatensuremodernelectronicsystemsuchasradarandcommunicationsystemtoachievehighperformance,sodesignhighperformance第1章设计概述2第2

3、章P1.1.(phase-lockedloop)32. 1锁相环简介32.2锁相环的分类及用途4锁相环的分类4锁相环应用5第3章相位噪声63.1相位噪声的概念及其表征63. 2系统各组成部件相位噪声分析83. 2.1振荡器84. 2.2外部噪声93. 2.3分频器9第4章硬件电路的设计94. 1集成锁相环芯片PE3240介绍94. 1.1PE3240主要电路性能104. 1.2PE3240原理框图及封装104. 1.3PE3240引脚功能描述104. 2频率源电路设计134. 2.1环路滤波器设计14压控振荡器18第5章单片机接口及软件编程195. 1单片机AT89C51简介19的误差电压：环

4、路滤波器具有低通作用，把鉴相器输出的误差电压滤波，滤除高频成分和噪声，以保证环路所要求的性能，提高系统稳定性：压控振荡器受误差电压限制，使得VeO的输出频率向参考频率靠近，直到消退频差而锁定。图1.l1.波段频率源框图本设计采纳Peregrine公司的高性能数字锁相环芯片PE3240,其内部集成有分频器、鉴相器和计数器。鉴相器在7VHz频率上进行鉴相，可以提高鉴相灵敏度、缩短跳频时间。采纳单片机AT89C51即三线串口模式实现PE3240串口输入计数参数R、M、A预置数功能。第2章P1.1.(phase-lockedloop)2.1锁相环简介锁相环(PhaSeTOCked100P)作为无线电放

5、射中使频率较为稳定的一种方法,主要由鉴相器、环路滤波器和压控振荡器组成，如图2-1所示。振荡器的频率向减小误差肯定值的方向连续变更，实现锁相，从而达到同步。1212. 数字锁相环数字锁相环主要由相位参考提取电路、晶体振荡器、分频器、相位比较器、脉冲补抹门等组成。分频器输出的信号频率及所需频率特别接近，把它和从信号中提取的相位参考信号同时送入相位比较器，比较结果示出本地频率高了时就通过补抹门抹掠一个输入分频器的脉冲，相当于本地振荡频率降低；相反，若示出本地频率低了时就在分频器输入端的两个输入脉冲间插入一个脉冲，相当于本地振荡频率上升，从而达到同步。3. 2.2锁相环应用锁相环最初用于改善电视接收

6、机的行同步和帧同步，以提高抗干扰实力。20世纪50年头后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年头初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展实力的调频信号锁相鉴频器也是在60年头初发展起来的。在电子仪器方面，锁相环在频率合成器和相位计等仪器中起了重要作用.锁相环技术目前的应用集中在以下三个方面：第一信号的调制和解调：其次信号的调频和解调：第三信号频率合成电路。第3章相位噪声锁相源设计的技术难点是如何尽量降低相位噪声。卜.面介绍相位噪声的基本概念和产生的缘由，以便实行相应的措施来削减频率源的相位噪声。4. 1相

7、位噪声的概念及其表征相位噪声一般是指在系统内各种噪声作用下引起的输出信号相位的随机起伏。所谓频率短期稳定度，是指由随机噪声引起的相位起伏或频率起伏。至丁因为温度、老化等引起的频率慢漂移，则称之为频率长期稳定度。通常我们主要考虑的是频率短期稳定度问题，频率短期稳定度一般用相位噪声表示。一个志向的正弦波信号可用下式表示：V(t)=0sin(211f0t).(3.1)式中，V(t)为信号瞬时幅度，Ao为标称值幅度,f。为标称值频率。此时信号的频谱为一线谱。但是由于任何一个信号源都存在着各种不同的噪声,每种噪声重量各不相同,使得实际的输出成为：V(t)=fA0+(t)sin211f0t+j(t).(3

8、.2)在探讨相位噪声的测量时，由于考虑到振荡器的幅度噪声调制功率远小于相位噪声调制功率,所以，I(t)v(t)=A0Sin211f0t+j(t)对j(t)的测量，可以用各种类型的谱密度来表示。明显此时的相位起伏为Aj(t),频率起伏为为t)=dj(t)dt2n.常用的相对频率起伏函数为：y(t)=dd(211f0)(3.3)由于相位噪声j(t)的存在，使频率源的频率不稳定。这种不稳定度也常用时域阿仑方差。2y(2,t,t)及频域相对单边带功率谱(简称功率谱)XXXX表征。它们的定义为：。2y(z)=2(2,)=E(y1y2)22(3.4)式中：XXXXX为为测量采样时间XXX的相邻二次测量测得

9、的频率平均值。1.P(F)=PsB(f)Po(dBcHZ)(3.5)式中：PSSB(f)为个相位噪声调制边带在频率为f处的功率谱密度，PO为载波功率。3. 2系统各组成部件相位噪声分析锁相环频率合成器主要由倍频器、放大瑞、分频器、混频器、鉴相器、振荡器等基本电路组成，还包括协助捕获电路、跳频限制电路和电子开关等，它们都会不同程度地对频率合成器引入噪声。3.2. 1振荡器振荡器的噪声主要确定于谐振电路的有载Ql值、谐振电路噪声以及振荡器件本身的噪声。振荡器噪声主要由4部分组成：(1)由闪耀噪声调频产生的相位噪声。(2)由散弹噪声和热噪声调频产生的相位噪声。(3)由闪耀噪声调相产生的相位噪声。(4

10、)由散弹噪声和热噪声调相产生的相位噪声即白噪声。VCO相位噪声及晶体振荡器相比有两点不同：其一VCO谐振回路Q值低，VCO工作频带越宽，Q值越低;其二VCO谐振回路存在变容二极管，它具有及振荡器件一样的噪声。此外，VCo相位噪声还及压控调谐灵敏度成正比关系。由于谐振回路Q值低，因此宽带调谐VCO近端相噪较差，比没有电压限制电抗电路的振荡器高出20dB40dBo但由于VCO输出信号功率比晶体振荡器大，VCO远端相位噪声反而比晶体振荡器倍频后相位噪声低。3. 2.2外部噪声N倍频后，外部噪声将提高201gNdB,折算到器件输入端的内部噪声也将提高2(HgNdB。因此倍频器设计时应留意降低其内部噪声

11、。4. 2.3分频器当信号通过分频器时，输入端的噪声通常要减小201gNdB,假如分频系数很高或输入信号相位噪声极低则最低限度的噪声确定于分频器噪声以及接在分频器后的有源电路的噪声。第4章硬件电路的设计5. 1集成锁相环芯片PE3240介绍F,E3240是Peregrine公司最新生产的种可在高达2.2GHz频段工作的分频次数可编程的数字锁相环芯片，正常工作状态下功耗低于0.6WoPE3240采纳了1.Htra-CMOS技术，具有超低相位噪声的优良性能。图4.1为PE3240芯片的原理框图。PE3240由双模前置分频器、计数器、鉴相器和限制逻辑组成。双模前置分频器采纳吞脉冲分频技术。通过模式选

12、择确定对VCO输出频率是10分频还是11分频。通过20位寄存器的置数值，主计数器M和参考计数器R分别对双模前置分频器输出频率和参考频率进行分频。另外的计数器A,用于模式选择。鉴相器产生上下频率限制信号，还供应鉴相器测试和时钟检测输出功能。PE3240的分频置数采纳三线串行模式。该芯片具有功耗低、相位噪声低、杂散小、分频频率高、编程敏捷便利等优点。PE3240主要电路性能双模前置分频器(】0或11分频)；9位M和4位A吞脉冲计数器；6位R参考频率计数器；低电源电压+3V供电；输出频率范围为200220()MHz；参考频率最高为100MHz；三线串行编程模式。4.1.2PE3240原理框图及封装图

13、4.1PE3240原理框图PE3240芯片采纳TSS0P20塑料微小型封装，一共20个引脚。图4.2芯片引脚配置4.1.3PE3240引脚功能描述管脚编号管脚名称类型描述1VDD(Note1)电源输入。输入范围可以从2.85V至3.15V2Enh-Input增加模式。低电平(0”)时，为增加寄存器的功能。内部上拉电阻为70kQ.3SWRInput串联负我使能输入。当SJVR为低电平常，Sdata可串行输出。初始寄存器数据转移到协助寄存器SjVR的上升沿。4SdataInput二进制串行数据输入。输入数据最高有效位优先。5SclkInput串行时钟输入数据以此为时钟，在时钟下降沿，串行输入20b

14、it主寄存器，或者在时钟上升沿存入8bit加强的寄存器。6GND地7FSE1.SInput在内部计算器编程时，当FSE1.S=I时选择主寄存器的内容，当FSE1.S=O时选择次寄存器的内容。内部有7()k下拉电阻。8E_WRInput加强寄存器写输入有效端。当该端口是高电平常，数据在时钟上升沿串行存入数据。内部有70kQ下拉电阻。9VDD(NoteD电源输入。输入范围可以从2.85V至3.15V4.2频率源电路设计频率源电路以PE3240为核心。PE3240须要外接环路滤波器和压控振荡器。本设计中环路低通滤波器采纳有源比例积分滤波器，如图4.3所示。环路低通滤波器的作用是滤除鉴相器输出电流中的

15、无用组合频率重量及其他干扰重量，以保证环路所需求的性能，并提高环路的稳定性。依据锁相环参数确定R、C等元件的值。须要留意的是，要将环路带宽设置在鉴相器噪声基底及VCO自由振荡时相位噪声的交叉点上，以提高P1.1.的相位噪声性能。通过三线串口，由单片机将分频参数M、R、A置入PE3240,将输出频率进行10X(M+D+A分频，作为鉴相器的一路输入，另路鉴相器输入是将参考频率，fR进行(R+D分频。通过鉴相器后，得到及两路信号的相位误差成比例的误差电压，经环路低通谑波器，取出有用的直流电压重量，限制VCO的输出频率锁定在10X(M+1)+AX9r/(R+1)频率上。本设计中，参考频率选为IOMHz,R-9,-3o这样，通过变更M值，可得到频率间隔为1MHz、范围为100222MHz的稳定输出频率。4. 2.1环路滤波器设计PE3240须要外接环路滤波器和压控振荡器才能构成一个完整的频率综合器。环路谑波器的传输函数干脆确定了整个