加法器电路的设计.ppt

《加法器电路的设计.ppt》由会员分享，可在线阅读，更多相关《加法器电路的设计.ppt（20页珍藏版）》请在优知文库上搜索。

1、n 应用 数字信号处理和数字通信n 地位 影响系统的运行速度n 实现l 级联加法器l 并行加法器l 超前进位加法器l 流水线加法器9.1.1 级连加法器l 结构 由1位全加器级连l 优点 结构简单l 缺点 延时太长1位全加器a0 b0sum0cin1位全加器a1 b1sum1cin11位全加器a7 b7sum7cin7cout【例9.1】8位级联加法器module add_jl(sum,cout,a,b,cin);output7:0 sum;output cout;input7:0 a,b;input cin;full_add1 f0(a0,b0,cin,sum0,cin1);full_add

2、1 f1(a1,b1,cin1,sum1,cin2);full_add1 f2(a2,b2,cin2,sum2,cin3);full_add1 f3(a3,b3,cin3,sum3,cin4);full_add1 f4(a4,b4,cin4,sum4,cin5);full_add1 f5(a5,b5,cin5,sum5,cin6);full_add1 f6(a6,b6,cin6,sum6,cin7);full_add1 f7(a7,b7,cin7,sum7,cout);endmodule1位全加器门级结构原理图absumcoutcs1m1m2m3module full_add1(a,b,cin

3、,sum,cout);input a,b,cin;output sum,cout;wire s1,m1,m2,m3;and(m1,a,b),(m2,b,cin),(m3,a,cin);xor(s1,a,b),(sum,s1,cin);or(cout,m1,m2,m3);endmodule8位级联加法器RTL图9.1.2 并行加法器l 结构 用加法运算符描述 由EDA软件综合l 优点 运算速度快 【例9.2】8位并行加法器module add_bx(cout,sum,a,b,cin);output7:0 sum;output cout;input7:0 a,b;input cin;assign

4、cout,sum =a+b+cin;endmodule8位并行加法器RTL图9.1.3 超前进位加法器l 结构 引入超前进位链l 优点 运算速度快l 设计思路n 1位全加器 SUM=A B Cin=AB(A B)Cin Cout=AB+(A+B)Cin 令 G=AB 进位产生 P=A+B 进位传输 则 SUM=G P Cin，Cout=G+PCinn 4位全加器 C0=Cin C1=G0+P0C0=G0+P0Cin C2=G1+P1C1=G1+P1G0+P1P0Cin C3=G2+P2C2 =G2+P2G1+P2P1G0+P2P1P0Cin C4=G3+P3C3 =G3+P3G2+P3P2G1

5、+P3P2P1G0+P3P2P1P0Cin Cout=C4【例9.3】8位超前进位加法器module add_ahead(sum,cout,a,b,cin);output7:0 sum;/和output cout;input7:0 a,b;input cin;wire7:0 G,P;/进位产生，进位传输wire7:0 C;/进位assign G0=a0&b0;assign P0=a0|b0;assign C0=cin;assign sum0=G0 P0 C0;assign G1=a1&b1;assign P1=a1|b1;assign C1=G0|(P0&C0);assign sum1=G1

6、P1 C1;assign G2=a2&b2;assign P2=a2|b2;assign C2=G1|(P1&C1);assign sum2=G2 P2 C2;assign G3=a3&b3;assign P3=a3|b3;assign C3=G2|(P2&C2);assign sum3=G3 P3 C3;assign G4=a4&b4;assign P4=a4|b4;assign C4=G3|(P3&C3);assign sum4=G4 P4 C4;assign G5=a5&b5;assign P5=a5|b5;assign C5=G4|(P4&C4);assign sum5=G5 P5 C

7、5;assign G6=a6&b6;assign P6=a6|b6;assign C6=G5|(P5&C5);assign sum6=G6 P6 C6;assign G7=a7&b7;assign P7=a7|b7;assign C7=G6|(P6&C6);assign sum7=G7 P7 C7;assign cout=G7|(P7&C7);endmodule8位超前进位加法器RTL图9.1.4 流水线加法器l 结构 加入寄存器暂存中间结果l 优点 提高了系统的运行频率三种加法器的比较EPF10K10LC84-3级连加法器并行加法器超前进位加法器资源耗用（LC）161016运行速度（ns）26.715.326.7