电子与通信技术:EDA技术考试题.docx
《电子与通信技术:EDA技术考试题.docx》由会员分享,可在线阅读,更多相关《电子与通信技术:EDA技术考试题.docx(17页珍藏版)》请在优知文库上搜索。
1、电子与通信技术:EDA技术考试题1、单选可以不必声明而直接引用的数据类型是OoA.STD_LOGICB.STD_L0GIC_VECT0RC.BITD.前面三个答案都是错误的正确答案:c2、单选、电(江南博哥)子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化)及提高运行速度(即速度优化),下列方法()不属于面积优化。A、流水线设计B、资源共享C、逻辑优化D、串行化正确答案:A3、单选在VHDL的CASE语句中,条件句中的“二”不是操作符号,它只相当与()作用。A. IFB. THENC. ANDD. OR正确答案:B4、单选关于VHDL数据类型,正确的是Oo,数据类型不同不能进行运算B
2、.数据类型相同才能进行运算C.数据类型相同或相符就可以运算D.运算与数据类型无关正确答案:D5、名词解释HDL正确答案:硬件描述语言6、单选MAX+PLUSH的设计文件不能直接保存在()。A.硬盘B.根目录C.文件夹D.工程目录正确答案:B7、填空题EDA设计输入主要包括()、()和()。正确答案:图形输入;HDL文本输入;状态机输入8、问答题结构体的三种描述方式。正确答案:即行为级描述、数据流级描述和结构级描述。9、填空题时序仿真是在设计输入完成之后,选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能OO正确答案:仿真10、单选综合是EDA设计流程的关键步骤,在下面对综合的描
3、述中,O是错误的。A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。B.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件。C.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束。D.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的(即综合结果是唯一的)。正确答案:D11、名词解释FPGA正确答案:现场可编程门阵列。12、单选下列4个VHDL标识符中正确的是:OoA、 10#128#B、 16#E#E1C、 74HC124D、 X_16正确答案:B13、单选在VHDL中,语句FoRI
4、INOTO7L00P”定义循环次数为()次。A. 8B. 7C. 0D. 1正确答案:A14、单选如果a=Lb=l,则逻辑表达式(aX0Rb)OR(NOTbANDa)的值是OOA. 0B. 1C.2D.不确定正确答案:A15、单选变量和信号的描述正确的是()。A.变量赋值号是:二B.信号赋值号是:二C.变量赋值号是二D.二者没有区别正确答案:A16、单选符合1987VHDL标准的标识符是()。A. A_2B. A+2C. 2AD. 22正确答案:A17、单选下列语句中,不属于并行语句的是:OoA.进程语句B.CASE语句C.元件例化语句D.WHENELSE语句正确答案:B18、单选EPFlOK
5、20TCl44-4具有多少个管脚()。A. 144个B. 84个C15个D.不确定正确答案:A19、单选在VHDL中,可以用语句O表示检测ClOCk下降沿。A.clock,eventB.clock,eventandclock=1,C.clock=0D.clock,eventandclock=,0,正确答案:D20、问答题WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同?正确答案:WHEN_ELSE条件信号赋值语句中无标山,只有最后有分号必须成对出现是并行语句,必须放在结构体中。IF-ELSE顺序语句中有分号是顺序语句,必须放在进程中。21、填空题在PC上利用VHDL进行项目设计
6、,不允许在根目录下进行,必须在()为设计建立一个工程目录。正确答案:根目录22、单选VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库()。A、 IEEE库B、 VITAL库C、 STD库D、WORK工作库正确答案:D23、单选MAXPLUSn中原理图的后缀是()。A. DOCB. GDFC. BMPD. JIF正确答案:B24、单选下面既是并行语句又是串行语句的是OoA.变量赋值B.信号赋值C. PROCESS语句D. WHENELSE语句正确答案:C25、名词解释JTAG正确答案:联合测试行动小组26、单选既补血滋阴,又益精填髓的药物是O.熟地黄B.阿胶C.黄精D.生首
7、乌E.枸杞子正确答案:A27、单选嵌套的IF语句,其综合结果可实现()oA.条件相与的逻辑B.条件相或的逻辑C.条件相异或的逻辑D.三态控制电路正确答案:D28、单选EDA的中文含义是OoA.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造正确答案:A29、问答题用VHDL/VeilogHDL语言开发可编程逻辑电路的完整流程。正确答案:文本编辑f功能仿真f逻辑综合f布局布线f时序仿真。30、单选不完整的IF语句,其综合结果可实现OoA.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路正确答案:A31、名词解释ASIC正确答案:专用集成电路。32、单选MAXPLUSn
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子 通信 技术 EDA 考试题