新一代信息技术：HBM的关键工艺——硅通孔.docx

《新一代信息技术：HBM的关键工艺——硅通孔.docx》由会员分享，可在线阅读，更多相关《新一代信息技术：HBM的关键工艺——硅通孔.docx（29页珍藏版）》请在优知文库上搜索。

1、新一代信息技术：HBM的关键工艺一硅通孔技术工艺：晶圆级封装的关键工艺一一硅通孔半导体封装的四个主要作用，包括机械保护、电气连接、机械连接和散热。封装的形状和尺寸各异，保护和连接脆弱集成电路的方法也各不相同。半导体封装的分类半导体封装方法，大致可以分为两种：传统封装和晶圆级（Wafer-Level）封装。传统封装首先将晶圆切割成芯片，然后对芯片进行封装；而晶圆级封装则是先在晶圆上进行部分或全部封装，之后再将其切割成单件。晶圆级封装方法可进一步细分为四种不同类型：1）晶圆级芯片封装（WLCSP）,可直接在晶圆顶部形成导线和锡球（SoIderBalls）无需基板；2）重新分配层（RDL）,使用晶圆

2、级工艺重新排列芯片上的焊盘位置1,焊盘与外部采取电气连接方式；3）倒片（FliPChip）封装，在晶圆上形成焊接凸点2进而完成封装工艺；4）硅通孔（TSV）封装，通过硅通孔技术，在堆叠芯片内部实现内部连接。晶圆级芯片封装分为扇入型WLCSP和扇出型WLCSPo扇入型WLCSP工艺将导线和锡球固定在晶圆顶部，而扇出型WLCSP则将芯片重新排列为模塑3晶圆。这样做是为了通过晶圆级工艺形成布线层，并将锡球固定在比芯片尺寸更大的封装上。扇入型（Fan-In）WLCSP（WaferLevelChipScalePackage）晶圆级芯片封装的大多数制造过程都是在晶圆上完成的，是晶圆级封装的典型代表。然而，

3、从广义上讲，晶圆级封装还包括在晶圆上完成部分工艺的封装，例如，使用重新分配层、倒片技术和硅通孔技术的封装。在扇入型WLCSP和扇出型WLCSP中，“扇”是指芯片尺寸。扇入型WLCSP的封装布线、绝缘层和锡球直接位于晶圆顶部。与传统封装方法相比，扇入型WLCSP既有优点，也有缺点。在扇入型WLCSP中，封装尺寸与芯片尺寸相同，都可以将尺寸缩至最小。此外，扇入型WLCSP的锡球直接固定在芯片上，无需基板等媒介，电气传输路径相对较短，因而电气特性得到改善。而且，扇入型WLCSP无需基板和导线等封装材料，工艺成本较低。这种封装工艺在晶圆上一次性完成，因而在裸片（NetDie,晶圆上的芯片）数量多且生产

4、效率高的情况下，可进一步节约成本。扇入型WLCSP的缺点在于，因其采用硅(Si)芯片作为封装外壳，物理和化学防护性能较弱。正是由于这个原因，这些封装的热膨胀系数与其待固定的PCB基板的热膨胀系数5存在很大差异。受此影响，连接封装与PCB基板的锡球会承受更大的应力，进而削弱焊点可靠性。存储器半导体采用新技术推出同一容量的芯片时，芯片尺寸会产生变化，扇入型WLCSP的另一个缺点就无法使用现有基础设施进行封装测试。此外，如果封装锡球的陈列尺寸大于芯片尺寸，封装将无法满足锡球的布局要求，也就无法进行封装。而且，如果晶圆上的芯片数量较少且生产良率较低，则扇入型WLCSP的封装成本要高于传统封装。扇出型W

5、LCSP扇出型WLCSP既保留了扇入型WLCSP的优点，又克服了其缺点。扇入型WLCSP的所有封装锡球都位于芯片表面，而扇出型WLCSP的封装锡球可以延伸至芯片以外。在扇入型WLCSP中，晶圆切割要等到封装工序完成后进行。因此，芯片尺寸必须与封装尺寸相同，且锡球必须位于芯片尺寸范围内。在扇出型WLCSP中，芯片先切割再封装，切割好的芯片排列在载体上，重塑成晶圆。在此过程中，芯片与芯片之间的空间将被填充环氧树脂模塑料，以形成晶圆。然后，这些晶圆将从载体中取出，进行晶圆级处理，并被切割成扇出型WLCSP单元。除了具备扇入型WLCSP的良好电气特性外，扇出型WLCSP还克服了扇入型WLCSP的一些缺

6、点。这其中包括：无法使用现有基础设施进行封装测试；封装锡球陈列尺寸大于芯片尺寸导致无法进行封装；以及因封装不良芯片导致加工成本增加等问题。得益于上述优势，扇出型WLCSP在近年来的应用范围越来越广泛。WLCSP封装流程晶圆片级芯片规模封装(WaferLevelChipScalePackaging,简称WLCSP),即晶圆级芯片封装方式，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20%的体积)，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP封装的大致流程：(一般分为BUInPing,CPtest,N

7、LCSP三个阶段)Bumping阶段1. CustomerWafer这是第一道工序，主要是将从晶圆厂收到的Wafer经过PreYlean+SRD预处理，然后使用02PIaSlna等离子清洗并烘干，目的是去除来料Wafer表面的杂质。2. PIcoatingPl是一层聚合物薄膜层，可以加强芯片的PaSSiVation,起到应力缓冲的作用。做法是将预处理后的Wafer置于设备吸盘上，wafer正面朝上，在Wafer正面喷涂高度光敏感性的光刻胶，设备吸盘高速旋转，使光刻胶均匀喷涂在整个Wafer表面。3. PIExposePI曝光是在喷涂光刻胶的Wafer与光源（紫外光）中间放入掩膜版（mask）,

8、再用紫外光透过掩模照射在硅片表面，被光线照射到的光刻胶会发生反应。光刻胶有正性光刻胶和负性光刻胶两种。正性光刻胶是掩膜版遮挡的区域进行曝光，而负性光刻胶是对掩膜版未遮挡的区域进行曝光。4. PIDevelopPl显影。与PlCoating原理类似，在Wafer正面喷涂显影液，显影液与之前曝光区域形成化学反应后，会将曝光区域显影出来，即形成后续工艺中UBM层所需的一层开口区域。5. PICURE对已显影的Wafer进行烘烤，目的是蒸发掉剩余的溶剂使光刻胶变硬，提高光刻胶对硅片表面的粘附性。1.5 putterTi溅射Ti层。Ti层是组成UBM（UnderballInetal）的第一层。UBM层一

9、般有两层组成（有些厂家做三层），第一层为Ti,第二层为Cu。Ti具有高强度，耐腐蚀性等特点，能与ALPAD和PaSSivatiOn连接良好，所以Ti层能为UBM层提供高强度的支撑。Sputter原理是在真空环境下，电极两端加上高压产生直流光辉放电，使加入腔体内的工艺气体（如PlaSma）进行电离，电离后的正离子在电压的作用下高速轰击靶材，靶材逸出的原子和分子向Wafer表面沉积形成薄膜层，即Ti层。1.6 putterCu溅射UBM的第二层Cu.此处的CU一般只有IUnl左右，只是为了形成一个钝化层面，为后续电镀CU提供坚实的基础。SPUtterCU的原理与SPUtterTi类似。8 .PRC

10、oatingPR胶是一种负性光刻胶，是一种间接材料，与Pl时的正性光刻胶作用相反。它的作用是为了在后续工艺中将不需要电镀CU的地方覆盖，这样在电镀CU时，只在PR胶未覆盖的地方长Cu,即UBM开口区域。9 .PR曝光PR股曝光同Pl曝光原理类似，为了形成UBM开口区域，需通过曝光和显影工序将UBM开口区域多余的化学层去除。10 .PR显影PR股显影与Pl显影原理类似，在PR曝光区域，利用显影液将曝光区域去除，只留出UBM开口区域。11 .PlatingCu电镀CU层，将刚溅射的CU电镀到一定厚度，不仅为置球提供良好的支撑，也为锡球与Wafer内部电路层提供良好的导电连接。此时PR胶覆盖区域就不

11、会长Cu,而未覆盖区域”长出所需要的CU层。12 .亥U蚀（PR,Cu,Ti）利用化学品分别刻蚀掉UBM开口四周多余的PR层，CU层，Ti层。至此，一个完整的UBM开口区域就形成了。13 .BallMount置球。UBM开口形成后，就需要将球置于UBM开口上。将带有UBM开口的Wafer置于钢网（StenCil）下面，UBM开口与钢网开口对齐，然后在钢网上刷上一层助焊剂FIUX,最后用刮刀将锡球从钢网开口“落”在UBM开口区域14.Reflow回流焊。将置好球的Wafer放入回流炉中，锡球在助焊剂flux和高温（大约260。）的作用下慢慢“长大”，并完美的填充UBM开口区域，与Wafer形成良

12、好的连接。锡球的作用是建立Wafer内部电路与外部电路的“桥梁”。至此，整个BUmPing工艺完全结束。CPtest阶段晶圆测试。将完成回流焊的Wafer进行测试，目的是将在bumping工艺中的不良筛选出来，提高后续封装的良率，监测整个bumping工艺的质量。WLCSP阶段1. BacksideGrind在Wafer正面（球面）贴上一层蓝膜，保护锡球，然后在Wafer背面用磨轮磨至wafer指定厚度。2. WaferBacksideCoating在Wafer背面刷一层背胶。目的是为了增强Wafer的硬度，避免容易造成chipping.然后在一定温度下进行烘烤。（这一步选做，可做可不做）。3

13、. Marking(丝印)在Wafer背面按照产品要求打上Marking,包括公司LOg0,生产日期，产品批次等相关信息。4. WaferSawWafer切割。将打好丝印的Wafer切割成一粒一粒的芯片。在切割之前，需在Wafer背面贴上蓝膜，目的是为切割后的单颗芯片提供保护，不会散落。5. Tape&Reel先由顶针将切割后的芯片从蓝膜上一颗一颗顶起，然后由吸嘴吸起来，放在编带中进行卷带，最后包装出货。以上步骤是整个流程的大致步骤，忽略了一些检验，ballShOar之类的动作。晶圆级封装(WLP)晶圆级封装的五项基本工艺，包括：光刻(Photolithography)工艺、溅射(Sputte

14、ring)工艺、电镀(Electroplating)工艺、光刻胶去胶(PRStripping)工艺和金属刻蚀(MetalEtching)工艺。RDL(ReDistributionLayer)重布线层，起着XY平面电气延伸和互联的作用。MetalpadsKV-42T斤级游Redistributed bumps来自于SiP与先进封装技术在芯片设计和制造时，10Pad一般分布在芯片的边沿或者四周：IOPad是一个芯片管脚处理模块，即可以将芯片管脚的信号经过处理送给芯片内部，又可以将芯片内部输出的信号经过处理送到芯片管脚。这对于BondWire工艺来说自然很方便，但对于FIiPChiP来说就有些勉为其

15、难了。因此，RDL就成为了此时的关键钥匙：在晶元表面沉积金属层和相应的介质层，并形成金属布线，对IO端口进行重新布局，将其布局到新的，占位更为宽松的区域，并形成面阵列排布。PCBSubstratePCBSubstrateBGA-JJDJN来自于台积电官网(CowOS-R)示意图在先进封装的FIWLP(Fan-InWaferLevelPackage)、FOWLP(Fan-OutWaferLevelPackage)中：RDL是最为关键的技术。也正是这项技术的兴起，使得封装厂得以在扇出型封装技术上与晶圆厂一较高下。通过RDL将IoPad进行FIWLP或者FOWLP,形成不同类型的晶圆级封装。在FIWLP中：bump全部长在die上，而die和Pad的连接主要就是靠RDL的metalline封装后的IC几乎和die面积接近。Fan-out,bump可以长到die外面，封装后IC也较die面积大(L2倍)。FOWLP是：先将die从晶圆上切割下来，倒置粘在载板上(Carrier)此时载板和die粘合起来形成了一个新的Wafer,叫做重组晶圆(ReconstitutedWafer)；在重组晶圆中，再曝光长RDL。特别是在2.5D先进封装中，除了硅基板上的TSV,RDL同样不可或缺：WWW掘来自台积电的InFO(集成扇出)晶圆级封装以台积电的2.5D先进封装的代表InFO为