(模拟基础知识)采样和保持电路如何工作并确保ADC精度.docx

《(模拟基础知识)采样和保持电路如何工作并确保ADC精度.docx》由会员分享，可在线阅读，更多相关《(模拟基础知识)采样和保持电路如何工作并确保ADC精度.docx（13页珍藏版）》请在优知文库上搜索。

1、采样和保持电路如何工作并确保ADC精度（模拟基础知识）将模拟信号从“现实”世界转换为可以在上游处理的数字信号是电子系统的一项基本功能，范围覆盖从录音到物联网（IoT）、工业物联网（IloT）,以及现在的智能物联网（AloT）o但是，为了有效地使用和执行，需要我们对其基本原理和操作步骤有一定程度的理解，而这往往又被人们忽视。举例来说，假设施加到模数转换器（ADC）输入上的典型模拟信号的幅度不断变化，那么在转换前信号究竟是如何先“保持”再“采样”的呢？信号转换结束时与一开始会有不同吗？这种幅度变化或偏差会导致严重的误差，特别对于需要花费更多时间进行信号转换的高分辨率ADC来说，更是如此。设计人员面

2、临的挑战是，既要了解又要消除这种误差源。本文介绍了如何使用ADC的采样和保持（S&H）或跟踪和保持（T&H）电路来防止幅度偏差。S&H（或T&H）电路会执行真实输入采样，工作区间位于输入抗混叠低通滤波器和ADC之间。本文讨论了S&HIC的特性和选择标准，并介绍了带有集成S&H的ADCo为了方便描述，我们使用了TexasInstrumentsMaximIntegrated和AnalogDevices提供的、具有针对不同应用的不同特性的样件。采样和保持电路在ADC中的作用当将非直流信号施加到ADC的输入时，它会不断改变幅度。但是，模数转换过程需要一定的时间间隔，在这段时间内，ADC输入的幅度将发生

3、变化（图Do正是这种幅度偏差导致了潜在的严重误差。图1：由于数字化期间（下方）输入信号幅度的变化，因此造成了ADC发生幅度误差（上方）。此时防止ADC中的幅度偏差就变成了转换过程中如何对信号采样并保持固定幅度的问题。这可通过对ADC使用S&H或T&H电路来实现（图2）oSample and HoldTrack and HoldTraca3HoW Oulpui图2：S&H（左）电路与T&H（右）电路的主要区别在于跟踪周期的持续时间：即S&H较短，而T&H较长。两种类型的电路都对输入信号进行采样，并在转换过程中保持采样电压恒定。T&H电路输出（右）跟踪输入信号，直到发出采样信号；然后在ADC转换期

4、间保存该采样值。S&H的采样孔径更短，其输出是一系列采样电平（左）。T&H和S&H之间的主要区别在于跟踪间隔的持续时间：即S&H较短，而T&H较长。这两个电路均依靠快速开关来隔离已连接至信号输入端的储能电容器。本文余下内容中将使用S&H同时指代S&H或T&HoS&H级会执行真实输入采样，工作区间位于输入抗混叠低通滤波器和ADC之间。低通滤波器执行抗混叠频带限制，且必须先于S&H,这样便可在采样前对信号进行频带限制，以防止发生混叠（图3）。图3：在数字化仪信号路径中，S&H置于抗混叠低通滤波器和ADC之间。请注意，S&H之前的信号都是模拟信号。S&H的输出是一个馈送至ADC的采样波形。典型的S&

5、H器件TexasInstrumentsLF398MXNOPBS&H集成电路（IC）框图显示了基本电路配置（图4）0S&H是使用快速开关和高质量电容器实现的。对于LF398MX/NOPB,电容器在IC外部。当开关闭合时，电容器就会充电至输入信号电压电平。当开关断开时，电容器保持该电压，直到由ADC将其数字化为止。这个S&H使用了bi-FET技术，将FET与双极型晶体管组合在一起，以高直流精度（典型值0.002%）和极低电压降（通常小于每秒83微伏（V）来支持快速采样（小于6微秒（s）,幅度误差为0.01%）o内部放大器缓冲了开关和保持电容器。S&H的采样时间取决于保持电容器的值，该值可能范围为0

6、.001至0.1微法拉（F）o外部保持电容器必须具有低介电吸收和低泄漏能力。建议使用聚苯乙烯、聚丙烯和聚四氟乙烯电容器。图4：TexasInstrumentsLF398MXNOPBS&H框图显示了关键组件：快速开关和外部保持电容器。S&H特征S&H器件具有许多用于描述其操作的特定术语（图5）o图5：常见S&H动态特征的定义包括采样时间、建立时间、孔径时间和幅度下降。采样时间是指从切换到采样模式到S&H开始跟踪输入信号的时间。它是保持电容器的值以及开关与信号路径的串联电阻的函数。当模式恢复到保持状态时，在器件停止跟踪输入并开始保持值前，可能会有一段时间延迟一一这就是孔径时间。孔径时间是驱动器和开

7、关传播延迟的函数。孔径不确定性或抖动是由于时钟变化和噪声导致的孔径时间差异。一旦进入保持模式后，进入该模式到器件的保持值稳定在一个误差带内，之间会有一段时间，这个时间就是所谓的建立时间或保持建立时间。在建立时间的某些部分，在开关驱动器和保持电容器之间可能会包括不必要的电荷转移；这就所谓的保持跳变或基座误差。保持跳变的幅度通常在亳伏（mV）范围内，并且通过将全范围信号保持尽可能高，可以将其影响最小化。S&H的最短采样周期是采样时间、孔径时间和建立时间之和。可能的最大采样率是采样时间、孔径时间和建立时间之和的倒数。在保持模式下，由于保持电容的泄漏，S&H保持值可能会降低。此电压增量称为压降。通常表

8、示为以mV/秒为单位的下降率。S&H配置S&HIC具有多种配置，可满足各种应用需求。以一个需要差分输入的应用为例，比如需要连接像加速计、应变计或光学电流监控器这样的差分输出传感器。MaximIntegratedDS1843D+TRL就是适合这种应用的S&HIC好实例（图6）。图6：如该典型工作电路所示，MaximIntegratedDS1843+TRL是一个差分S&H,使用了双保持电容器来实现差分采样。所示DS1843+TRL用于一个典型的光学线路传输应用，在该应用中用于猝发模式接收信号强度指标（RSSl）测量。MaximIntegratedDS1842/MAX4007是一款电流监视器，可镜像

9、来自连接其参考输入的雪崩光电二极管的电流。输出电流直接通过电阻RlN,并将其转换为电压。然后电压由包括全差分采样开关和电容器CS以及差分输出缓冲器的DS1843进行差分测量。这个S&H使用两个5皮法拉（PF）电容器，一个电容器连接到正差分输入，另一个连接到负差分输入。低电容值可确保快速采样时间。该器件的快速采样时间少于300纳秒（ns）c该S&H的保持时间大于100so市面上提供的器件在单个IC封装中可容纳四个或八个S&H电路。例如，AnalogDevices的SMP04ESZ-REEL四通道S&H。SMP04ESZ-REEL是一个CMOS器件，在一个通用封装中包含了四个S&H电路，其采样时间

10、为7s,下降率仅为2mVs（图7）。图7还展示了S&H如何与数模转换器（DAC）一起使用，在这种情况下，可以防止由于DAC中的代码转换而引起的输出瞬变或毛刺。图7：AnalogDevicesSMP04四通道S&H包含四个独立的S&H电路以及匹配的缓冲放大器。所示电路使用了SMP04,用于将DAC的输出多路复用到四个通道。在图中，SMP04用于复用DAC的输出，将单个DAC输出分成四个多路复用通道。S&H电路可用于选择性地将DAC的输出延迟到毛刺之后，从而使DAC的输出变得平滑。通过对复用输入进行流水线处理，可以使用多个S&H电路来提高ADC的吞吐量。此处，有多个S&H共同连接到多路复用器输出。

11、ADC连接到一个S&H,后者保持用于转换的输入电平。其他S&H会获取其他多路复用器通道,然后依次连接到ADC,而第一个S&H可自由连接到另外的多路复用通道。这种流水线处理技术消除了ADC信号路径中的S&H采样时间。许多ADC在其集成封装中都集成了S&H或T&H电路。举例来说,TexasInstruments的ADC121SO2ICIMFX就是一个具有内置T&H的12位逐次逼近寄存器（SAR）ADC,采样率为每秒50至200千样本（kS/s）。它采用高速串行输出总线，简化了接线布局（图8）0图8：TexasInstrumentsADC121S021是一个具有内置T&H电路的12位单通道SARAD

12、Co这个ADC是许多集成ADC电路的典型代表，因为它具有内部T&H,从而简化了印刷电路板的布局，且有助于最大程度地减少组件数。外部T&H电路用于特殊配置，例如用于差分输入连接、多路复用输入，或用在ADC不具有内部T&H或S&H电路时。总结7频记录到最先进的II。T或AI分析，将模拟信号转换为数字信号是最基本的电子功能，需要特别注意S&H或T&H电路。为了将模数转换过程中的电压偏差降至最低，这些电路至关重要，因为它们在转换过程中可以让ADC的输入电压保持恒定。S&H可以设在ADC内部或外部，但必须位于抗混叠低通滤波器和ADC之间的信号路径中。如前文所述，有许多配置可以满足各种设计应用需要，每个I

13、C还有单通道、差分或多通道选择。应用还可扩展到包括防止因DAC中代码转换引起输出瞬变或毛刺。ADC提高采样精度的方法和电路设计一、ADC介绍及性能指标ADC简单介绍ADC是模拟数字转换器的缩写，全称为Analog-to-DigitalConvertero它的功能是将连续的模拟信号转换为离散的数字信号，以便数字系统进行处理和分析。单片机中采用的是SAR(successiveapproximationregister)ADC,逐次逼近型模数转换模块。ADC转换包括采样、保持、量化、编码四个步骤。采样阶段，需要在规定的采样时间内将外部信号的电压完整无误的采样到ADC的采样电容上，即在采样开关SW关闭

14、的过程中，外部输入信号通过外部的输入电阻RAIN和以及ADC采样电阻RADC对采样电容CADC充电。每次采样过程可以简化为外部信号通过输入阻抗以及采样电阻对采样电容的充电(即采样电容零状态的单位阶跃响应)。如下：当采样时间结束后，采样误差表示为采样电容上的电压与信号源上的电压差值。在一次理想的采样过程中，这个电压差值应该保持在0.5LSB以内(LSB为SARADC的最小的电压分辨率，0.5LSB为SARADC的量化误差)。量化阶段，将采样开关SW打开，然后由ADC时钟驱动，基于切换电容技术，将ADC采样电容上的电压逐次与不同权重的参考电压做比较，逐位确定N位数据每一位上的值(N为ADC的采样位

15、数)，然后编码输出数字码值。在量化过程中，参考电压VREF+需要对切换电容网络进行充电。VREF+基准需要在量化过程中保持稳定。ADC的性能指标分辨率(Resolution)：分辨率表示ADC能够将模拟信号离散化为多少个离散级别。一般以位数(bits)来表示，例如8位、10位、12位等。分辨率越高,表示ADC可以更准确地量化模拟信号。采样率(SamPlingRate)：采样率是指ADC每秒钟进行模拟信号采样的次数。采样率越高，可以更准确地还原原始模拟信号。信噪比(SignaLto-NoiseRatMSNR):信噪比代表了频谱中信号的有效值和噪声的有效值之间的比值。然后取对数，再乘以20,从而得

16、到dB形式的SNR的值。即表示ADC输出的数字信号与输入模拟信号之间的信噪比，即有效信号与噪声之间的比例。信噪比越高，表示ADC输出的数字信号质量越好。SNDR(信纳比)：信纳比代表了频谱中信号功率的有效值比上噪声加上所有谐波分量的功率之和。因此从定义上看，信纳比是必然会小于信噪比的。有效位数(EffeCtiVeNUmberofBitS,ENOB)：在许多应用场合，使用有效位数来描述ADC的性能。ENOB通常使用信纳比来计算。有效位数是指ADC输出数字信号中具有有效信息的位数。它反映了ADC的精度水平，一般小于等于分辨率。ENoB=(SlNAD176)AO器件精度(DeviceAccuracy):器件精度是指ADC输出数字信号与输入模拟信号之间的误差。它可以